18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
上传时间： 2017-01-13
上传用户：firstbyte
计算机组成原理课程设计-模型机综合设计之二-带进位运算指令的实现。通过使用软件HKCPT，了解程序编译，加载的过程。同时，培养动手能力，独立解决问题的能力，通过微单步，单拍调试，理解模型机中的数据流向。
上传时间： 2014-01-10
上传用户：cc1915
基本模型机的设计—不带进位与或运算指令的实现
上传时间： 2017-02-06
上传用户：ecooo
计算机组成原理课程设计-不带进位的与或运算的实现
上传时间： 2013-12-19
上传用户：it男一枚
基本模型机的设计—不带进位与或运算指令的实现
上传时间： 2013-12-25
上传用户：cursor
进位制转换；实现10to2、8、16和2、8、16to10.
上传时间： 2014-01-21
上传用户：colinal
已完成功能 1.完成秒／分／时的依次显示并正确计数； 2.秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3.定时闹钟：实现整点报时，又扬声器发出报时声音； 4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
上传时间： 2013-12-18
上传用户：hn891122
基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
上传时间： 2014-01-07
上传用户：yyyyyyyyyy
破解进位专家，破解封包必须物品。请大家看看。
上传时间： 2017-06-13
上传用户：hewenzhi
Verilog写的 8 位超前进位加法器
上传时间： 2017-07-01
上传用户：hustfanenze
