近年来，随着控制系统规模的扩大和总线技术的发展，对数据采集和传输技术提出了更高的要求。目前，很多设备需要实现从单串口通信到多路串口通信的技术改进。同时，随着以太网技术的发展和普及，这些设备的串行数据需要通过网络进行传输，因而有必要寻求一种解决方案，以实现技术上的革新。 本文分别对串行通信和基于TCP/IP协议的以太网通信进行研究和分析，在此基础上，设计一个嵌入式系统一基于APM处理器的多路串行通信与以太网通信系统，来实现F8-DCS系统中多路串口数据采集和以太网之间的数据传输。主要作了如下工作：首先，分析了当前串行通信的应用现状和以太网技术的发展动态，通过比较传统的多路串口通信系统的优缺点，设计出了一种采用CPID技术和CAN总线技术相结合的新型技术，并结合F8-DCS系统数据量大和实时性高的特点，对串行通讯帧同步的方法进行了详细的研究。然后，根据课题的实际需求，对系统进行总体设计和功能模块划分，并详细介绍了基于ARM7处理器的多路串口通信接口、以太网通信接口以及二者之间的数据传输接口的电路设计。在软件设计上，对系统的启动代码、串行通信协议、串口驱动以及多串口与网口间双向数据传输等进行了详细的论述。最后，将上述技术应用于某大型火电厂主机F8-DCS系统I/O通讯网络的测试与分析，达到了设计要求。
上传时间： 2013-07-31
上传用户：aeiouetla
MSC1211 单片机是美国德州仪器公司最新推出的集成数字/模拟混合信号的高性能芯片，具有很高的计算速度，时钟频率达到33MHZ，降低了系统噪声和电源功耗，提高了对接收的信号射频数据处理能力；
上传时间： 2013-07-05
上传用户：thh29
以嵌入式微处理器和嵌入式操作系统为核心的嵌入式技术，已在很多领域得到了广泛的应用。由于互联网的应用日益普及，信息共享的程度不断提高，传统的串行通讯和并行通讯方式的缺点日益凸出，嵌入式设备的网络化已经成为网络发展的必然趋势。Forrester Research的研究显示，到2010年，将有95％的连网设备不再是传统的计算机，而是带网络功能的嵌入式系统。 本文根据在PC104系统下实现网络通信功能的成功案例，构建了基于ARM7微处理器和uCLinux操作系统的实验平台，完成了网络接口设计，并实现了嵌入式系统的网络通信功能。 本文采用PHILIPS公司的LPC2210微控制器作为主控芯片，采用高度集成的以太网芯片RTL8019AS作为网络接口。选择Linux操作系统进行裁剪和移植，分析并实现了嵌入式TCP/IP协议栈。编写了底层网络驱动程序，实现了嵌入式硬件平台和PCLinux系统之间的基于网络的数据传输；同时实现了嵌入式系统同WindowsXP系统之间的基于网络的数据传输；通过对比实验，对网络数据传输协议和算法进行了研究和优化，完善了ARM嵌入式系统的网络功能。 大量的数据传输及可靠性测试实验表明，本文所设计的嵌入式系统网络功能在可靠性、可用性及操作方便性方面都达到了预期的目标，具有实际的应用价值!
上传时间： 2013-07-19
上传用户：zzy7826
近年来，伴随着PC及微处理器的迅速发展、软件资源的丰富，嵌入式系统成为研究与应用的热点。嵌入式系统是一种面向具体应用的将底层硬件、实时操作系统和应用软件相结合的专用计算机系统。其广泛应用于控制领域、消费电子产品等行业，己成为现代电子领域的重要研究方向之一。 本文结合课题实际需要与当前的控制器发展趋势，构建和开发基于ARM和μC/OS-Ⅱ实时操作系统的嵌入式通用控制器应用平台.在分析ARM内核处理器的基础上，自主开发以PHILIPS公司LPC2880芯片为核心的嵌入式通用控制器的硬件平台。根据嵌入式控制器的实际应用要求设计了相应的应用模块，主要包括：串口模块、存储器扩展模块、液晶显示和键盘模块等。并完成了各个功能模块的接口函数，创建了应用函数库，为后面的代码应用和移植提供了方便。在对电机驱动控制原理的学习掌握基础上，开发出基于L297/L298芯片的步进电机驱动器及基于LMD18200芯片的伺服电机驱动器。为实现控制器与PC机的通讯，确定了USB2.0通讯接口作为主要通讯方式，详细分析了通用串行总线的软硬件特点，根据LPC2880芯片特点实现嵌入式USB主机模式的通讯方式，并给出了它和主控制器的连线原理图以及USB主机的系统软件框架。 嵌入式实时操作系统是嵌入式系统应用软件开发的支撑平台，通过对现在常用的几种嵌入式操作系统的综合比较，选择μC/OS-Ⅱ作为本系统的RTOS。详细分析了μC/OS-Ⅱ内核工作原理，改进了中断和时钟处理的不足。成功的将μC/OS-Ⅱ系统移植到ARM微处理器中，并通过相应的开发工具，对移植系统进行模拟调试和功能测试。结果表明，设计的嵌入式通用控制器平台基本达到预期目标.
上传时间： 2013-04-24
上传用户：天涯
本文实现了GPS中频信号处理的整体设计方案。该方案使用Zarlink公司的GP2015射频芯片和FPGA共同搭建硬件系统，用于实现GPS定位功能。其中GP2015芯片作为GPS信号接收前端，FPGA作为系统搭建和算法实现的平台。 首先，针对建立GPS中频数据处理平台的需要，设计了GPS信号接收的射频前端以及LVDS数据传输电路，编写了FPGA传输大量高频数据的VHDL程序，实现了数据的传输及存储。其次，设计PC机的用户界面接口程序，为控制和测试提供了可靠的保障。在此基础上开发了GPS中频数据处理的平台，为研究GPS定位算法提供了硬件基础。 数据捕获和追踪是GPS算法中最耗时的两部分，因此，本设计提出快速精确的数据捕获方法。在分析频域捕获算法的基础上，提出相位差分精确定频的方法，分析其可行性，给出实施方案并与普通串行精确定频算法比较，经过实验，得到了很好的结果。 在研究捕获算法的基础上，本文在FPGA上实现了GPS中频信号的捕获算法。既保证了软件算法的灵活性又利用了硬件工作的实时性，达到了快速捕获的目的。
上传时间： 2013-04-24
上传用户：dengzb84
随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛，MDIO接口模块的应用也越来越多，因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。 本文详细描述了MDIO接口模块IP核的设计，介绍了该IP核的系统结构以及各个子模块的详细设计方法，对此IP核进行了仿真验证，最后进行了FPGA测试，功能和性能达到了要求，最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。
上传时间： 2013-07-20
上传用户：nanfeicui
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
随着设计规模的不断增加，芯片的平均设计门数已经超越百万级，验证已经成为设计流程中的主要瓶颈。目前，基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。 本文正是基于FPGA验证的思想，以一款光同步传输网(SDH)芯片的验证为例，展开了全面的论述。通过对验证理论以及FPGA性能特点的研究与分析，从验证的正确性、全面性、快速性和可重用性等方面对FPGA验证进行了理论剖析，并提出了一些新的理念和创新。此后又结合实践，详尽叙述了验证中的一些重要环节，并总结出了一套比较完善的FPGA验证流程，可以有效地支撑实际芯片的验证工作。 本文对于百万门级专用集成电路的成功实践，不仅是对FPGA验证理论的证实，而且从验证的思路和方法上对后续芯片有一定的指导意义。文中经验教训的总结可以有效地帮助验证工程师达到降低芯片开发成本，缩短面市时间的目的。
上传时间： 2013-05-17
上传用户：宋桃子
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
