一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se 分别表示售出相应的货物,同时输出的信号yuan, jiao代表找零,相应每个脉冲代表找零相应的硬币，上述输入和输出信号均是一个固定宽度的脉冲信号。
上传时间： 2016-07-12
上传用户：lanwei
高斯－塞德尔迭代法算法： 设方程组AX=b 的系数矩阵的对角线元素 ，M为迭代次数容许的最大值， 为容许误差。 ① 取初始向量 ，令k=0 ② 对 计算 ③ 如果 ，则输出 ，结束；否则执行④， ④ 如果 ，则不收敛，终止程序；否则 ，转②。
上传时间： 2014-01-22
上传用户：集美慧
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后，乘法结束。
上传时间： 2014-01-03
上传用户：星仔
实现B-树的创建、插入、删除、遍历等功能，并以层序方式通过程序台显示输出。
上传时间： 2016-11-04
上传用户：jeffery
3.画椭圆ellipse 4.利用ellipse and rectangle 画图 5.一个最优美的图案 6.输入3个数a,b,c，按大小顺序输出 ：输入数组，最大的与第一个元素交换，最小的与最后一个元素交换，输出数组。 7.有n个整数，使其前面各数顺序向后移m个位置，最后m个数变成最前面的m个数
上传时间： 2016-11-16
上传用户：royzhangsz
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。
上传时间： 2014-01-18
上传用户：yyyyyyyyyy
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。
上传时间： 2014-01-09
上传用户：凌云御清风
设有两个周期性的实时任务A和B，任务A要求每20ms执行一次，执行时间为10ms 任务B要求每50ms执行一次，执行时间为25ms 试编一调度程序按最小松弛度优先算法对这两个任务进行调度并输出每次调度时被调入运行任务的状态: (任务名，所处周期数，调度时刻，运行持续时间)。
标签： 周期
上传时间： 2013-12-25
上传用户：924484786
Cell 插件用于开发B/S结构程序，使用Asp, Asp.net, Jsp, VbScript, JavaScript等语言开发，可以在浏览器中直接打印报表（非IE打印），带有国际化数字签名，让用户使用更方便，更安全。 · 具备Cell组件的所有特色功能，在浏览器中提供报表的显示和打印(非IE的打印) · 网络报表界面美观，大大改善了浏览器中报表的输出效果 · 带有国际化数字签名，让用户使用的更安全、更放心 · 可将报表文件另存为华表文件或者Excel文件，从而可以进行进一步加工 · 支持ASP、ASP.Net、JSP、VBScript、JavaScript等语言开发 在开发工具中将Cell插件引入至工程，然后将Cell插件拖至页面中即可开始报表设计。
上传时间： 2017-06-25
上传用户：13160677563
