高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
随着通信技术的发展，视频传输系统因具有方便、实时、准确等特点已成为现代工业管理、安全防范、城市交通中必不可少的重要部分。而光纤传输以大容量、保密性能好、抗干扰能力强、传输距离等优点越来越受人们的关注。本论文以FPGA为核心芯片，结合数字化技术和时分复用技术，提出了一种无压缩多路数字视频光纤传输系统设计方案，并详细分析方案的设计过程。 系统分A/D转换、D/A转换和FPGA数据处理三大模块化进行设计，FPGA数据处理模块实现了程序的配置下载、IO口的控制功能、各时钟分频、锁相功能和多路数字信号的复接解复接仿真，同时完成了视频信号的A/D转换和数字视频信号的D/A转换功能，最终实现了八路视频信号在一根光纤上实时传输的功能。接收视频图像轮廓清晰、没有不规则的闪烁、没有波浪状等条纹或横条出现，基本满足视频监控系统的图像质量指标要求。各路视频信号的输入输出电接口、阻抗和收发光接口均符合国家标准，系统具高集成度、灵活性等特点，能广泛应用于各场合的视频监控系统和安全防范系统中。 关键词：FPGA，光纤传输，视频信号
上传时间： 2013-06-05
上传用户：zxh1986123
图像是人类智能活动重要的信息来源之一，是人类相互交流和认识世界的主要媒体。随着信息高速公路、数字地球概念的提出，人们对图像处理技术的需求与日剧增，同时VLSI技术的发展给图像处理技术的应用提供了广阔的平台。图像处理技术是图像识别和分析的基础，所以图像处理技术对整个图像工程来说就非常重要，对图像处理技术的实现的研究也就具有重要的理论意义与实用价值，包括对传统算法的改进和硬件实现的研究。仿生算法的兴起为图像处理问题的解决提供了一条十分有效的新途径；FPGA技术的发展为图像处理的硬件实现提供了有效的平台。 @@ 本文在详细介绍邻域图像处理算法及其数据结构、遗传算法和蚁群算法基本原理的基础上，将其应用于图像增强和图像分割的图像处理问题之中，并将其用FPGA技术实现。论文中采用遗传算法自适应的确定非线性变换函数的参数对图像进行增强，在采用FPGA来实现的过程中先对系统进行模块划分，主要分为初始化模块、选择模块、适应度模块、控制模块等，然后利用VHDL语言描述各个功能模块，为了提高设计效率，利用IP核进行存储器设计，利用DSP Builder进行数学运算处理。时序控制是整个系统设计的核心，为尽量避免毛刺现象，各模块的时序控制都是采用单进程的Moore状态机实现的。在图像分割环节中，图像分割问题转换为求图像的最大熵问题，采用蚁群算法对改进的最大熵确定的适应度函数进行优化，并对基于FPGA和蚁群算法实现图像分割的各个模块设计进行了详细介绍。 @@ 对实验结果进行分析表明遗传算法和蚁群算法在数字图像处理中的使用明显改善了处理的效果，在利用FPGA实现遗传算法和蚁群算法的整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用，大大提高算法的运行速度。 @@关键词：图像处理；遗传算法；蚁群算法；FPGA
上传时间： 2013-06-03
上传用户：小火车啦啦啦
PID算法自从问世以来，一直受到广泛的关注。随着现代控制理论及智能控制技术的发展，PID算法也得到了长足的发展。结合传统的PID控制算法，针对特定的控制领域，出现了一些新的控制算法，模糊PID控制算法就是在此基础上渐渐形成并凸显其控制特色。 同时随着微电子技术的发展，现场可编程逻辑器件FPGA的发展及其EDA技术的日渐成熟，为集成控制芯片开拓了广阔的发展空间。FPGA的发展为基于硬件的算法模块的实现提供了可能性，同时节省了外围的电路，使算法模块的集成度大大提高。 本文针对当前国内外在算法研究方面的热点问题，对模糊PID算法进行了深入的分析和研究。通过对汽轮机调节系统的结构分析，对其进行了数学建模。采用某汽轮机的实际设计运行参数，利用Matlab仿真软件，对该汽轮机的数学模型进行了甩负荷动态特性仿真。仿真结果表明，模糊PID可以更好地解决汽轮发电机组在甩负荷过程中由于机组转子飞升量太大而导致危急保安装置动作，使得汽轮发电机组意外停机的问题，能够保证汽轮发电机组在意外甩负荷时机组正常的机械运转。根据模糊控制理论的特点及EDA技术和FPGA可编程逻辑器件的发展现状，提出了在FPGA上实现模糊PID算法的具体实现方案。在综合分析算法特性的基础上，选择Altera公司生产的CycloneⅡ系列中的EP2C35F672C6作为目标芯片，利用分层模块化设计思想，在Altera公司提供的QuartusⅡ开发环境中，利用原理图设计输入和VHDL设计输入相结合的方式实现了模糊PID控制算法，同时分别对实现的各个功能模块和整个算法模块进行了功能时序仿真。根据仿真结果分析，该设计实现了的模糊PID控制功能。 该控制算法模块的FPGA实现很好的避免了因CPU或者其它问题导致算法程序跑飞、程序死循环、复位不可靠等问题，提高了控制的可靠性。同时加强了模块的通用性，减少了系统硬件开发周期，节省了外围设备的电路，降低了设计开发成本。
上传时间： 2013-07-21
上传用户：thinode
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
随着电子技术的快速发展，各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面，时钟同步技术都发挥着极其重要的作用，得到了广泛的推广。对于分布式采集系统来说，中心主站需要对来自于不同采集设备的采集数据进行汇总和分析，得到各个采集点对同一事件的采集时间差异，通过对该时间差异的分析，最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准，那么得到的各个采集时间差异就不能反映出实际情况，中心主站也无法准确地对事件进行分析和判断，甚至得出错误的结论。因此，时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术，锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高，抗干扰性强，但是由于需要专用的GPS接收机，若单纯使用GPS 授时技术做时钟同步，就需要在每个采集点安装接收机，成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术，输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大，适合传输的时间码，但是由于其时间精度低，不适合应用于高精度时钟同步的系统。基于上述分析，本文结合这三种常用技术，提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性，又具备IRIG-B时间码易传输和低成本的特性，为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T，通过对GPS芯片串行时间信息解码，获得准确的UTC时间，并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟，本论文采用了数模混合的锁相环技术，将GPS 接收芯片输出的高精度秒信号作为参考基准，生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分，将B 码的准时标志与GPS 秒信号同步，提高了IRIG-B 码的时间精度。在分布式采集系统中，IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一，节约了各点布设GPS 接收机的高昂成本。最后，通过PC104总线对时钟同步控制卡进行了数据读取和测试，通过实验结果的分析，提出了改进方案。实验表明，改进后的时钟同步控制方案具有很高的时钟同步精度，对时钟同步技术有着重大的推进意义！
上传时间： 2013-08-05
上传用户：lz4v4
激光打标是指利用高能量密度的激光束在物件表面作永久性标刻。激光打标以其“打标速度快、性能稳定、打标质量好”等优势，获得了日益广泛的应用。传统的激光打标系统一般是基于ISA总线或PCI总线的，运动控制卡必须插在计算机的PCI插槽内，且不支持热捅拔，影响了控制卡的稳定性；以单片机为主控制器的激光打标控制卡虽然成本低、运行可靠，但由于其运算速度慢、存储容量有限，限制了它的应用范围。 运动控制卡是激光打标系统的核心组成部分。本文设计了一种新型的基于USB总线，以FPGA为主控单元的振镜扫描式激光打标控制卡，它利用了USB总线高速、稳定、易用和FPGA资源丰富、处理能力强、易扩展等优点，将PC机强大的信息处理能力与运动控制卡的运动控制能力相结合，具有信息处理能力强、开放程度高、使用方便的特点。 本文首先介绍了激光打标的原理，激光打标技术的发展现状以及激光打标系统的组成结构。在对USB总线技术作了简要介绍后，详细讨论了激光打标控制卡的硬件电路设计，包括USB接口电路，FPGA主控单元电路，D/A单元电路，存储器电路，I/O接口电路等。接着对USB接口单元的固件程序和FPGA中USB接口功能模块、D/A写控制功能模块和SRAM读写控制功能模块的程序做了详细设计，通过软硬件调试，控制卡实现了USB通信，输出两路模拟信号，SRAM数据读写，数字量输入输出等功能。
上传时间： 2013-04-24
上传用户：prczsf
烟叶烘烤是烟叶生产中一个非常重要的环节，为保证烟叶烘烤的质量，需要有效的控制温度和湿度让其按照“三段式”工艺曲线进行变化。本文通过对三段式工艺的分析，构建了以FPGA为控制核心，采用数字式温湿度传感器进行温湿度测量的烤烟自动控制系统。 整个系统的实现是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8进行的。同时对系统的配置电路、驱动电路、显示控制电路、语音提示和温湿度测量电路进行了设计，并给出了各个模块的电路原理图。由于温湿度测量是系统设计实现的重要部分，所以本文重点讨论了温度传感器DS18820和湿度传感器HS1101的性能特点、工作原理、处理次序和设计流程。针对烟叶烘烤过程中烤房温湿度的测量和控制中，存在的强时变、大时滞、非线性的问题，采用了模糊控制算法进行控制，并给出了模糊控制器设计的方法。另外，为方便用户调用烟叶烘烤中经验曲线，提出了使用EEPROM对烘烤经验曲线参数进行处理。而且讨论了如何通过I2C总线与EEPROM进行读写操作进而实现参数的保存和读取。系统的测试结果表明烤烟自动控制系统基本上达到了实际的要求，具有一定的先进性。
上传时间： 2013-04-24
上传用户：也一样请求
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
自20世纪90年代以来，随着计算机技术、超大规模集成电路技术和通信及网络技术的发展，微机保护和测控装置的性能得到大幅提升，以此为基础的变电站自动化系统在我国的电力系统中得到长足的发展和广泛的应用。 @@ 为增加产品的市场竞争力，电力系统二次设备生产厂商紧跟市场需求，将各种具有高性价比的新型处理器芯片和外围芯片大量应用到变电站自动化系统的保护、测控装置上，如32位CPU、数字信号处理芯片DSP、高速高精度A/D转换芯片、大容量Flash存储芯片、可编程逻辑器件CPLD、FPGA等。这些功能强大的器件的应用使保护测控装置在外形上趋于小型化集成化，而在功能上则较以前有显著提升。同时，各种成熟的商用嵌入式实时操作系统的采用使处理器的性能得到充分发挥，装置通信、数据存储及处理能力更强，性能大幅提高，程序移植升级更加方便快捷。 @@ 本论文以现阶段国内外变电站自动化系统测控技术为参考，根据变电站自动化系统的发展趋势和要求，研究一种基于ARM和FPGA技术并采用嵌入式实时操作系统的高性能测控装置，并给出硬软件设计。 @@ 装置硬件采用模块化设计，按照测控装置基本功能设计插件板。分为主CPU插件、交流采样插件、遥信采集插件、遥控出口插件、直流采样及输出插件。除主CPU插件，其他插件的数量可以根据需要任意增减，满足不同用户的需求。 @@ 装置主CPU采用目前先进的基于ARM技术的微处理器AT91RM9200，通过数据、地址总线和其他插件板连接，构成装置的整个系统。交流采样插件采用FPGA技术，利用ALTERA公司的FPGA芯片EP1K10实现交流采样的控制，降低了CPU的负担。 @@ 软件采用Vxworks嵌入式实时操作系统，增加了系统的性能。以任务来管理不同的软件功能模块，利于装置软件的并行开发和维护。 @@关键词：测控装置；嵌入式实时操作系统；ARM；现场可编程门阵列
上传时间： 2013-04-24
上传用户：JESS
