基于FPGA的ADC并行测试方法研究
高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA...
高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA...
·[时钟书籍]Digital Clocks for Synchronization and Communications...
差分时钟EMC设计标准电路,内有电路图,详实!...
vhdl实现数字时钟功能,整点报时,闹钟等功能...
HOT51单片机C语言代码 29时钟DS1302(LCD)...
LCD显示计算功能,时钟显示 4*4键盘实现计算...
基于单片机的秒,分,时可调时钟的设计相关程序 。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm...
超炫的LED旋转时钟制作,内有详细制作步骤和源代码。...
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计...
基于FPGA和PLL的函数信号发生器时钟部分的实现...