干耦合超声检测方法由于无需在待检测材料表面涂抹水或油等液体耦合剂，操作方便，移动灵活，适用于固体火箭发动机壳体、飞机机翼等一些对结构完整性要求较高且需要长期使用或贮存的部件。当利用干耦合方法对复合材料平板结构进行检测时，激发出的Lamb波携带有大量结构或缺陷的信息，如缺陷的类型、大小、位置等，采用合理的分析方法提取出信号中的有用信息，就能对材料中的损伤做出评估。
上传时间： 2021-10-18
上传用户：
在现代信息战中，随着电子对抗技术和装备的不断发展，战场的电磁环境更加恶劣，通信的电子战日益激烈。这就限制了无线电通信在某些特殊的战术背景下的应用。为了保证通信链路的安全顺畅，研究各种适用于军事通信的抗干扰、抗侦收、抗测向技术和寻求适应于这些特定的环境下新的通信方式就显得十分必要。超声波语音通信就是在这样的背景下提出来的。本文首先概略的介绍了AM调制、采样定理、直接数字频率合成等相关的基础理论；接着结合课题的具体要求，提出了基于DDS的基本原理，依托FPGA与单片机相结合的硬件平台来实现AM数字调幅的方案。设计中将软件无线电的思想渗透其中，将原来运用模拟器件构建的电路都通过软件编程的方法来实现，增加了系统的灵活性。其次，对整个系统的硬、软件设计进行了详细的叙述；系统的硬件电路由AM调制电路和功放电路组成，其中，M调制电路包括模拟部分、数字部分、电源部分，它主要完成语音信号与载波信号的数字调幅功能；功放电路是单独的一块电路板，它主要对调幅信号进行功率放大以驱动换能器，从而以超声波的形式将信息发出。而且，还详细分析了各部分硬件电路的设计和工作过程，并给出了相应的电路图。系统的软件设计包括有两个方面内容，一方面是单片机的软件设计，它主要利用IAR Embeded Workbench开发环境，完成系统的界面显示及各种调幅参数的设置；另一方面是FPGA软件的设计，它主要利用Quartusll开发软件，采用VHDL和QuartusII内嵌的图表编辑器的原理图式图形输入法混合编程的方式，编写了各模块单元，在FPGA内部实现了调幅功能。最后，对调制系统进行测试，测试结果表明系统工作性能稳定，基本上达到了预期的设计要求。
上传时间： 2022-06-18
上传用户：
《数字信号处理：原理、实现与仿真（第2版）》系统讨论数字信号处理的基本理论、基本算法和基本实现方法，注重基本概念、基本方法的讲解，压缩了繁琐的理论推导，所列举的大量典型示例注重理论联系实际，例题、习题紧扣基本概念、基本原理、基本方法的应用，内容通俗易懂、易教易学。全书共9章，主要涉及离散时间系统的基本特征、连续时间信号的抽样、离散时间系统的变换域分析方法、离散时间系统结构、快速傅里叶变换（FFT）、IIR和FIR数字滤波器的理论和设计方法，以及多抽样率信号处理与多分辨率信号分析等内容。结合各章节的内容，介绍了相应的MATLAB信号处理工具箱函数，给出有关的仿真程序。《数字信号处理：原理、实现与仿真（第2版）》可作为大专院校电气信息类专业的教材，也可作为在通信工程、电子信息工程、自动控制工程、图像处理、语音处理等领域从事信号处理的科技工作者的参考书。
标签： 数字信号处理
上传时间： 2022-08-10
上传用户：bluedrops
随着电机在工业、农业等领域的广泛应用，如何测试、分析和抑制电机振动和噪声，越来越受到人们的广泛关注。虚拟仪器技术，相比于传统仪器拥有性能高、扩展性强等优点，在工程测试等领域得到越来越广泛的应用。因此，结合虚拟仪器技术，建立电机噪声和振动的测试分析系统是一种可行的解决途径。 本文将虚拟仪器技术应用于电机的噪声和振动问题，建立了基于虚拟仪器的电机噪声振动测试分析系统。全文主要研究工作分为三部分：前两部分分别研究了系统的硬件和软件组成，建立了完整的硬件和软件系统；第三部分进行了噪声振动实验研究，验证了系统的正确性和有效性。本文的主要研究内容如下： 1．硬件部分。探讨了系统的硬件组成，建立了以传感器、信号调理电路和数据采集卡为核心的测试系统。系统硬件部分是正确采集电机噪声和振动信号的关键，是测试分析的基础。 2．软件部分。用LabVIEw虚拟仪器编程语言完成了软件部分的设计，实现了信号采集、显示、处理、诊断、打印报告等一系列功能。针对电机噪声振动的复杂性，建立了以快速傅里叶变换、功率谱函数分析、分数倍频谱分析、小波分析等信号处理方法为核心的信号分析处理功能，并用最小二乘支持向量机实现了电机故障诊断功能。 3．实验研究。实验验证了系统的信号采集、信号分析和故障诊断的正确性。构造三类电机故障，实验研究了采用最小二乘支持向量机进行故障诊断的有效性。 在总结全文的基础上，提出了该电机噪声和振动测试分析系统有待深入研究的若干问题。
上传时间： 2013-07-22
上传用户：hainan_256
本文的目的在于设计一个自适应噪音抵消系统,使其能消除含噪语音信号中的背景噪音,达到提高语音信号质量的目的.主要工作分为两大部分.本文在第一部分介绍了自适应数字滤波器的基本理论思想,具体阐述了自适应噪声抵消系统基本原理,并对自适应噪声抵消系统的指标、抵消性能进行了计算分析.自适应滤波器的算法是整个系统的核心,在第一部分中,对两种最基本的自适应算法,进行了详细的介绍和分析,并针对两种算法的优缺点进行了详细的比较.这一部分中最关键的是对设计的噪声抵消系统进行计算机仿真,验证系统设计的合理性和算法的正确性.通过对自适应噪声抵消器的MATLAB仿真及对仿真图形的分析,验证了系统设计和自适应算法的可行性.第二部分主要完成自适应噪声抵消系统的硬件设计和软件编程.在第一部分计算机仿真分析的基础上,利用高速信号处理芯片DSP(TMS320LF2407)设计了一个噪声干扰抵消系统,在高速信号处理芯片(TMS320LF2407)上开发实现了自适应LMS算法.
标签： DSP
上传时间： 2013-06-28
上传用户：zklh8989
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
语音通信是人类通信的重要组成部分，伴随着数字通信技术和计算机技术的发展，特别是Internet的出现，基于因特网的数字语音通信技术得了到迅速的发展。由于设备、环境、人为操作等因素的影响，网络上传输的语音信号可能出现忽大忽小的情况，为了得到较好的语音信号输出效果，需要在接收端对语音信号进行处理。针对以上情况，本文研究并实现了基于ARM的网络语音AGC系统。 本文结合嵌入式系统和AGC技术的发展，设计实现了一个基于ARM的网络语音AGC系统。本文首先对AGC算法进行了深入研究，在对LMS算法进行研究的基础上提出了一种基于LMS的数字语音AGC算法，通过Matlab软件对算法进行了仿真；设计了一个由AT91RM9200微处理器、网络控制器、音频芯片构成的嵌入式AGC处理终端硬件平台，构建了嵌入式Linux操作系统，并在此基础上设计实现了网络语音AGC系统的下位机终端。该终端主要实现了用基于LMS的数字语音AGC算法实时地处理从网络上传过来的忽大忽小的数字语音信号，取得良好的语音信号输出，并且稳定性可靠；设计实现了上位PC机程序，上位机实现了通过网络将数字语音信号实时地传送到嵌入式终端的功能。 本设计采用高性能微处理器，配合嵌入式Linux强大支持功能的实现方案，具有高性能、低成本、小型化、实时性强等诸多优点。相比传统的实现架构，该设计具有更好的灵活性和操作性，性价比更高，功能更强大，同时可扩展性和可移植性也更好，具有一定的技术先进性和广泛的应用前景。
上传时间： 2013-06-11
上传用户：几何公差
UM71系列(包括ZPW-2000A)无绝缘轨道电路已成为我国铁路的主流制式，轨道电路的正常工作对行车安全意义重大。轨道信号失真或者受到噪声污染有可能导致铁路信号设备错误动作进而发生行车事故。通过对铁路信号做出监测以及判断，可以帮助信号设备维护人员对故障设备进行及时修复从而避免事故发生。 本文设计了一种基于ARM/DSP双核结构的铁路信号测试仪，用以帮助设备维护人员及时检修故障设备。其中，DSP芯片选用TI公司的32位浮点处理器TMS320VC33作为信号分析与处理的核心，实现信号的解调、频谱分析和细化处理等功能。本测试仪作为一种实时的信号检测设备，充分利用了浮点DSP芯片高效灵活以及系统可裁减的特性，因而更适合于现场环境的应用。本测试仪主要针对目前使用较为广泛的UM71、ZPW-2000A系统以及站内25Hz相敏轨道电路，实现对移频信号的数字解调、区间载波频率检测、信号幅度检测、站内轨道信号的相位角及其幅度检测等功能。 本文着重分析了频谱细化技术中的ZFFT算法在实时信号分析中的应用，采用ZFFT算法可以在保证运算效率的同时提高频谱的分辨率。在此基础上，本文就这种算法提出了若干改进措施并且通过MATLAB对该算法及其改进措施进行了软件仿真。同时本文完成了基于这种算法的DSP软件设计：为了提高系统实时性，DSP算法均采用汇编语言实现。理论分析和实验表明调制频率的分辨率可以达到0.03Hz，满足实际应用要求。此外，本文设计了测试仪的硬件结构，主要是VC33的外围器件及其与双口RAMCY7C028的接口电路，以及基于这个接口电路的通信规程。
上传时间： 2013-06-29
上传用户：qazwsxedc
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比.当N较大时,因计算量太大,直接用DFT算法进行谱分析和喜好的实时处理是不切实际的.快速傅里叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数量级.本文的目的就是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.本设计主要采用先进的基-4DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点制运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL硬件描述语言进行设计,由于在设计中采用Xilinx公司提供的称为Core的IP功能块极大地提高了设计效率.
上传时间： 2013-06-20
上传用户：小码农lz
