数字信号处理的fpga实现，用VHDL语言编程实现FIR滤波器
上传时间： 2014-10-28
上传用户：shizhanincc
数字信号处理的fpga实现，用VHDL语言编程实现cordic算法
上传时间： 2017-02-13
上传用户：lmeeworm
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同步法实现高精度，快速度的频率测量方案，并使用CPLD编程实现，这也是最难的地方。硬件采用现在流行的3.3V供电系统，选用EPM240T100C5N和较为实用的AVR单片机芯片Atmega64L，对应3.3V供电系统，串行接口使用MAX3232。 最后完成了PCB板的制作，经反复调试后得到了非常好的效果。采集的数据满足项目研究内容中的要求，当提高有源晶振的频率时，精度有大大提高了，此时已远远满足了项目中高精度，快速度测量的要求。另外，采用MFC编程编写了上位机的数据接收和数据处理专用软件，集数据采集，运算，作图，保存功能于一体。 此为CPLD语言部分
上传时间： 2013-12-09
上传用户：奇奇奔奔
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道，DISPLAY信号启动所选通道RAM中数值的显示过程。数值顺次显示一遍后显示结束，可以重新设定SEL的值选择下一个通道。模块数据线为8位，显示器件为4个8段LED。 7.数据采集模式如下：单通道采集（由SEL信号选择通道），多通道顺次采集（当前通道采满后转入下一通道），多通道并行采集（每通道依次采集一个数据）。模式由控制信号MODE选择，采集数据的总个数由NUM_COLLECT给出。 8.数据采集过程中不能读取，数据读取过程中不能采集
上传时间： 2013-12-25
上传用户：zycidjl
该程序实现对信号进行子波的计算，从而能进行数字信号处理，该程序是用C++语言写的
上传时间： 2013-12-05
上传用户：731140412
DSP嵌入式系统开发典型案例 （1）5-1.asm对应第五章语音信号的采集和播放主程序； （2）5-2.asm对应第五章语音信号的采集和播放中断向量程序； （3）5-3.cmd对应第五章语音信号的采集和播放配置文件； （4）5-4.asm对应第五章语音信号的u/A律压缩程序； （5）5-5.m对应第五章语音去噪的仿真程序； （6）5-6.asm对应第五章语音去噪的主程序； （7）5-7.c对应第五章CVSD编码的C语言程序代码； （8）5-8.asm对应第五章CVSD的解码程序； （9）5-9.asm对应第五章CVSD的编码程序。
上传时间： 2017-02-17
上传用户：123啊
CPLD可编程逻辑芯片上实现信号发生器的方法和步骤，系统采用自顶向下的设计方法，以硬件描述语言VHDL和原理图为设计输入，利用模块化单元构建系统。
上传时间： 2013-12-13
上传用户：as275944189
本程序是用VHDL语言编写的，其中包括并口通讯，DDS电机调速,编码器信号处理等，对研究这方面的工程人员有一定参考作用
上传时间： 2013-12-27
上传用户：chenlong
C++语言实现生产者消费者问题 生产者-消费者问题是一个经典的进程同步问题，该问题最早由Dijkstra提出，用以演示他提出的信号量机制。
上传时间： 2017-03-11
上传用户：wab1981
用DSP产生正弦信号的程序，用C语言编写，已经调试通过。
上传时间： 2013-12-14
上传用户：xinyuzhiqiwuwu
