智能计时计数器 有计两脉冲间隔时间、几脉冲间隔时间、30秒脉冲数等，还有就是根据这些时间做一些运算，51，牵涉到LCD，汇编C混合，计时器的使用。 本人首个正式产品，各位兄弟见笑了。原理图、程序、图片都有。
上传时间： 2015-04-30
上传用户：VRMMO
太阳能自动跟随器，利用单片机控制步进电机，跟随太阳方位移动
上传时间： 2013-12-14
上传用户：徐孺
目 录 实验 实验一：WAVE软件使用 实验二：常用指令的使用练习 实验三：循环程序 实验四：查表程序 实验五：数制转换程序 实验六 实用子程序：（编程器的使用） 实验七：中断/定时程序 实验八：输入检测与输出显示程序 课设 一、课程设计目的和意义 二、实验电路系统的结构和使用方法 三、设计参考题目介绍和设计提示性思考题 四、设计任务书及要求 五、课程设计报告格式及要求 六、考核办法 七、课程设计内容及学时安排
上传时间： 2015-05-13
上传用户：362279997
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出2—3s的音响。 设置犯规电路，对提前抢答和超时答题(例如3min)的组别鸣笛示警，并由组别显示电路显示出犯规组别。 设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分。
上传时间： 2015-05-16
上传用户：cursor
设计四 拔河游戏机 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管，开机后只有中间一个发亮，此即拔河的中心点。 3、 游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。 4、 亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。 教学提示: 1、 按钮信号即输入的脉冲信号，每按一次按钮都应能进行有效的计数。 2、 用可逆计数器的加、减计数输入端分别接受两路脉冲信号，可逆计数器原始输出状态为0000，经译码器输出，使中间一只二极管发亮。 3、 当计数器进行加法计数时，亮点向右移；进行减法计数时，亮点向左移。 4、 由一个控制电路指示谁胜谁负，当亮点移到任一方终端时，由控制电路产生一个信号，使计数器停止计数。 5、 将双方终端二极管“点亮”信号分别接两个计数器的“使能”端，当一方取胜时，相应的计数器进行一次计数，这样得到双方取胜次数的显示。 6、 设置一个“复位”按钮，使亮点回到中心，取胜计数器也要设置一个“复位”按钮，使之能清零。
上传时间： 2015-06-08
上传用户：LouieWu
【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
上传时间： 2015-06-16
上传用户：chenxichenyue
TLC2543的中文简介,附有汇编操作,TLC2543是德州仪器公司生产的12位开关电容型逐次逼近模数转换器，它具有三个控制输入端，采用简单的3线SPI串行接口可方便地与微机进行连接，是12位数据采集系统的最佳选择器件之一。本文介绍了该芯片的功能、时序，并给出了8051单片机的接口电路。
上传时间： 2014-11-29
上传用户：caozhizhi
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠，应用于实际当中有较好的实用价值和较高的可行性。
上传时间： 2014-07-27
上传用户：llandlu
Lattice 公 司 把 当 今 两 种 最 新 的 系 统 设 计 技 术，VHDL 和 在 系 统 可 编 程 ( ISP ) 逻 辑 器 件 联 系 在 一 起， 构 成 了isp-VHDl Viewlogic 系 统。isp-VHDL 是 进 行 电 子 系 统 设 计 的 强 有 力 的 工 具， 使 用 它 可 以 加 快 设 计 产 品 投 放 市 场 的 时 间。 isp-VHDL Viewlogic 软 件 能 用 于 各 种 逻 辑 设 计， 这 套 软 件 具 有 功 能 强 大 的 VHDL 综 合、原 理 图 输 入、功 能 与 时 序 仿 真、ispDS+ 适 配 器 和 ispDOWNLOAD 能 力。
标签： Lattice
上传时间： 2014-01-06
上传用户：luopoguixiong
一个用VHDL语言编写的全加器，是数字电路EDA设计的一个例子，可能不太特别，但是应该可以用一下的。
上传时间： 2014-10-29
上传用户：ayfeixiao
