利用AT89S51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数
上传时间： 2014-01-22
上传用户：www240697738
利用AT89S51单片机来制作一个手动计数器，在AT89S51单片机的P3.7管脚接一个轻触开关，作为手动计数的按钮，用单片机的P2.0－P2.7接一个共阴数码管，作为00－99计数的个位数显示，用单片机的P0.0－P0.7接一个共阴数码管，作为00－99计数的十位数显示
上传时间： 2016-05-07
上传用户：gmh1314
一本书的页码从自然数1 开始顺序编码直到自然数n。书的页码按照通常的习惯编排， 每个页码都不含多余的前导数字0。例如，第6 页用数字6 表示，而不是06 或006 等。数 字计数问题要求对给定书的总页码n，计算出书的全部页码中分别用到多少次数字0，1， 2，…，9。
上传时间： 2013-12-31
上传用户：diets
用ＶＨＤＬ语言实现８位十进制计数器的设计，计数结果用实验板上8个数码管显示
上传时间： 2016-05-27
上传用户：ccclll
这是一个51单片急定时技术程序代码，用51单片机的定时器实现计数功能
上传时间： 2016-05-28
上传用户：edisonfather
采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。 电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示数字0；其它数码管不亮。 电路3：利用人眼的视觉暂留效应，使6个数码管完成时间的扫描显示功能。数码管1和2显示秒的低位和高位，数码管4和5显示分钟的低位和高位，数码管7和8显示小时的低位和高位。当按下启动计时按钮时，开始计时；当按下异步清零按钮时，各计数器清零，6个数码管显示为000000。
上传时间： 2014-01-20
上传用户：teddysha
利用MFC基于SQL server开发的数据库系统，不仅能学习MFC界面设计，还能学习到MFC连接数据库的计数
上传时间： 2016-06-06
上传用户：远远ssad
一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
Josephus 排列问题定义如下：假设n 个竞赛者排成一个环形。给定一个正整数m，从某 个指定的第1 个人开始，沿环计数，每遇到第m 个人就让其出列，且计数继续进行下去。这 个过程一直进行到所有的人都出列为止。最后出列者为优胜者。每个人出列的次序定义了整 数1，2，…，n 的一个排列。这个排列称为一个(n,m)Josephus 排列。
上传时间： 2013-12-21
上传用户：qunquan
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
