衰减器
衰减器是一种提供衰减的电子元器件,广泛地应用于电子设备中,它的主要用途是:(1)调整电路中信号的大小;(2)在比较法测量电路中,可用来直读被测网络的衰减值;(3)改善阻抗匹配,若某些电路要求有一个比较稳定的负载阻抗时,则可在此电路与实际负载阻抗之间插入一个衰减器,能够缓冲阻抗的变化。
资源总数
500
衰减器 全部资料 500 份
一个四位二进制加/减运算器。 要求:当控制端G=0时做加运算
一个四位二进制加/减运算器。 要求:当控制端G=0时做加运算,G=1时做减运算。用发光二极管表示运算结果的正、负。用数码管显示运算结果:加运算时,相加之和不超过15,减运算时,结果可正可负,但都用原码表示。
2013-12-17
48
基于FPGA实现的带有减小DRAM写延迟的Cache的DDR2控制器的设计.rar
随着Internet技术和应用的飞速发展,网络性能的需求不断增加,一方面,网络应用对安全网关设备的性能要求越来越高,另一方面,安全网关类产品应用越来越广泛,从典型的防火墙扩展到UTM、IPS等等。这些应用即有强大丰富的报文分析和流量分析功能...
2023-09-28
8
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ,加法器精度为操作数位数的2倍,需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门
2014-01-18
22
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器...
2015-03-28
35
N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频
N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频,得到整个环路的输出信号Fout。
2017-05-04
23