，针对目前太阳能充电控制器对蓄电池的 保护不够充分，蓄电池的寿命缩短这种情况，研究确定了一种基于单片机Atmega48 的太阳能充电控制器的方案，在太阳能对蓄电池的充电方式、控制器的功能要求 和实际应用方面做了分析
标签： 太阳能充电控制器
上传时间： 2013-04-24
上传用户：ls530720646
交流电源供电方式正在由集中式向分布式、全功能式发展，而实现分布式电源的核心就是模块的并联技术。多台逆变器并联可以实现大容量供电和冗余供电，可大大提高系统的灵活性，使电源系统的体积重量大为降低，同时其主开关器件的电流应力也可大大减少，从根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆变器并联技术。 本文首先对电压、电流双闭环逆变器控制系统进行了研究。通过对传递函数的分析，得到了基于等效输出阻抗的双闭环控制的逆变器并联系统模型。在分析逆变器模型的基础上设计了各控制器参数，并通过MATLAB仿真进行了验证。根据上述模型，分析了逆变器并联的环流特性，以及基于有功和无功功率的并联控制方案。 随着电子技术的不断发展，FPGA技术正在越来越多地用于工程实践中。本文在研究SPWM控制技术的基础上，应用FPGA芯片EP1C12Q240C8实现了SPWM数字控制器，用于多模块逆变器并联控制系统。文中给出了仿真结果和芯片的测试结果。 基于FPGA的三相逆变器并联数字控制器的研究具有现实意义，设计具有创新性。仿真和芯片的初步测试结果表明：本文设计的基于FPGA的逆变器并联数字控制器能够满足逆变器并联系统的要求。
上传时间： 2013-08-05
上传用户：huangzr5
目前电力系统正朝着设备数字化和网络互联化的方向发展，电力系统的行为也将会越来越复杂。作为电网故障分析必不可少的故障录波器，电网的日趋复杂化对其性能提出了更高的要求。FPGA技术和嵌入式系统的发展为故障录波器的性能改善提供了必要条件。 本文首先提出了一种基于以上技术的高性能分布式输电线路故障录波器的实现方案，简要分析了其软硬件结构和功能；接着针对故障录波装置中数据采集的高精度、高速度问题，提出了基于FPGA和AD7656的数据采集单元的设计方案；针对大容量故障数据的存储问题，设计了在内嵌PowerPC微处理器的FPGA上实现SDRAM控制器的方案，并运用modelsim6.0仿真工具对设计的SDRAM控制器进行了仿真；研究了在内嵌PowerPC微处理器上构建嵌入式系统的问题；最后讨论了行波测距算法在输电线路故障录波器中应用的相关问题。
上传时间： 2013-07-17
上传用户：asddsd
随着存储技术的迅速发展，存储业务需求的不断增长，独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现，软件RAID（Redundant Array of Independent Disks）主要利用操作系统提供的软件实现磁盘冗余阵列功能，对系统资源利用率高，节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中，系统资源占用率低，可移植性好。 分析了软件RAID的性能瓶颈，使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA（Field Programmable Gate Array）技术实现RAID控制器硬件设计，完成磁盘阵列启动、数据缓存（Cache）以及数据XOR校验等功能。基于硬件RAID的理论，提出一种基于Virtex-4的硬件RAID控制器的系统设计方案：独立微处理器和较大容量的内存；实现RAID级别迁移，在线容量扩展，在线数据热备份等高效、用户可定制的高级RAID功能；利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作，运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用，也可作为一个独立的系统，成为磁盘阵列的调试平台。 随着集成电路的发展，芯片的体积越来越小，电路的布局布线密度越来越大，信号的工作频率也越来越高，高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴，在印刷电路板（Printed Circuit Block, PCB）实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题，并基于IBIS（I/O Buffer Information Specification）模型进行了信号完整性分析及仿真。
上传时间： 2013-04-24
上传用户：jeffery
这些要求包括：输入电源，输入电压的类型－交流还是直流。交流电源的频率和电压变化范围，整流滤波方式，是否有功率因数要求？如果是直流电源，是直流发电机，还是蓄电池、抑或其它直流变换器？是电流源还是电
标签： 开关电源设计
上传时间： 2013-04-24
上传用户：徐孺
超级电容器又称超大容量电容器、金电容、黄金电容、储能电容、法拉电容、电化学电容器或双电层电容器（英文名称为EDLC，即Electric Double Layer Capacitors），是靠极化电解液
上传时间： 2013-05-23
上传用户：gxmm
现代通信系统对带宽和数据速率的要求越来越高，超宽带(ultra-wideband，UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点，成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析：一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲，即Hermite正交脉冲，并且分析了这种构建UWB多元通信和多用户通信的系统性能。二是分析了UWB的多带频分复用物理层提案(MBOA)的调制技术，并在FPGA上实现了调制模块。正交Hermite脉冲集被提出用于UWB的M元双正交调制系统，获得高数据速率。调整脉冲的脉宽因子和中心频率能使脉冲满足FCC的频谱要求。M元双正交调制的接收机需要M/2个相关器，远比M元正交调制所需的相关器数量少。误码率一定时，维数M的增加可获得高的比特率和低的信噪比。虽然高阶的Hermite脉冲易受抖动时延的影响，但当抖动时延范围小于0.02ns时，其影响较为不明显。本文认为1～8阶的Hermite脉冲皆可用，可构成16元双正交系统。 正交Hermite脉冲集也可以构造UWB多用户系统。各用户的信息用不同的Hermite脉冲同时传输，其多用户的误比特率上限低于高斯单脉冲构成的PPM多用户系统的误比特率，所以其系统性能更优。正交Hermite脉冲还可以用于UWB的DS-CDMA调制，在8个脉冲可用的情况下，最多可容64个用户同时通信。 基于MBOA提出的UWB物理层协议，本文用Verilog硬件语言实现了调制与解调结构，并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。为了达到UWBMB-OFDM系统的FFT处理器的要求，一个混和基多通道流水线的FFT算法结构被提出。其有效的实现方法也被提出。这种结构采用多通道以获得高的数据吞吐量。此外，它用于存储和复数乘法器的硬件损耗相比其他的FFT处理器是最少的。高基的FFT蝶算减少了复数乘法器的数量。在132MHz的工作频率下，整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。
上传时间： 2013-07-29
上传用户：TI初学者
随着ASIC设计规模的增长，功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求，基于FPGA组的原型验证方法能有效缩短系统的开发周期，可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长，单芯片已无法容纳整个设计，所以常常需要对设计进行逻辑分割，将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究，提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比，该结构能提供更多的互连通道，可实现对I/O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足，提出并实现了基于设计模块的逻辑分割算法，该算法有三个重要特征：1)基于设计代码；2)以模块作为逻辑分割的最小单位；3)使用模块资源信息指导逻辑分割过程，避免了设计分割过程的盲目性，简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究，提出了两种基于不同任务分配策略的并行分割算法，并对其进行了模拟和性能分析；验证了采用并行方案对ASIC逻辑进行分割和映射的可行性。 最后基于改进的芯片互连结构，使用原型系统验证方法对某一大规模ASIC设计进行了逻辑分割和功能验证。实验结果表明，使用改进后的FPGA阵列互连结构可以更方便和快捷地实现ASIC设计的分割和验证，不但能显著提高芯片间互连路径的利用率，而且能给逻辑分割乃至整个验证过程提供更好的支持，满足现在和将来大规模ASIC逻辑验证的需求。
上传时间： 2013-06-12
上传用户：极客
本文将电路接口技术与硬件可编程技术相结合，提出了用可编程芯片来控制IDE硬盘进行高速数据记录，能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究，对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析，在此基础上完成了基于FPGA的数据记录控制器的设计。文中选择了具有低功耗、低成本、高性能的FPGA芯片(型号为CycloneEP1C3T144C8)，将各功能模块级联成系统在该芯片上完成了控制器系统级的设计与仿真验证，验证结果表明了用FPGA实现高速数据记录控制器的可行性。所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后，在FPGA内部可以达到104.46Mhz的电路工作速度，FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式，可以达到33.3MByte/s的突发数据传输率。文中对所用到的FPGA设计技术给予了详细说明，对各功能模块的设计给予了详细阐述，对关键设计给出了VHDL源代码，还讨论了FPGA设计中时序约束的作用，给出了本文所做时序约束的方法。 本文中所论述的工作对以后机载数据记录系统的设计具有重要的铺垫作用。文中在总结所做工作的同时，还对下一步工作提出了有益的建议。
上传时间： 2013-08-05
上传用户：hanli8870
本文研究特种LCD的图像处理方法和FPGA实现方案，并研制出基于FPGA的若干实际应用系统，有效地解决目前存在的问题。本文主要研究内容为： (1)给出一种基于彩色空间变换的色彩调整方法，在YCrCb空间内实现亮度和色度分离，避免了RGB空间两者同时变化造成偏色和失真的现象，并在FPGA内采用流水线结构改进3阶矩阵运算的逻辑结构，节省出2/3的逻辑资源，提高了模块的最高运行速度。 (2)研究利用FPGA实现图像实时缩放处理的方法，选择能够满足特种LCD要求的双线性插值法作为研究对象，实时计算插值系数dx和dy，并采用流水线结构进行插值计算，仅使用FPGA中的3个双端口RAM来缓冲图像数据，没有外扩大容量帧存储器，降低了成本，提高特种LCD的系统兼容性。 (3)设计一种针对特种LCD更为简捷、有效的隔行转逐行扫描的实现方案，即利用图像实时缩放的方法，把一场图像缩放到LCD的分辨率，实现复合视频图像在LCD的“满屏”显示，改善现有特种LCD在显示隔行扫描的复合视频信号时，遇到图像信息丢失或显示效果不佳的问题。 (4)设计出一种基于字符和位图的数字OSD控制核，合理使用分布式RAM和块RAM两种逻辑资源来存储字符和位图信息，OSD图像由数字逻辑自动合成，编程简单灵活，使特种LCD的参数调整更加方便。 (5)研制成功基于FPGA的特种LCD显示控制板，能显示三种分辨率640×480，800×600，1024×768的图像信号；支持宽范围的亮度、对比度、显示位置等参数的实时调整，并提供全功能的透明OSD菜单进行指示。 (6)研制成功基于FPGA的特种LCD图像调节板，用于对某型号机载特种LCD进行改造，增加宽范围的亮度、对比度、图像显示位置的实时调整功能，提供无信号输入检测与OSD指示功能，提高图像显示的性能，通过了环境温度试验与性能测试，并已装机。 (7)研制成功基于DSP和FPGA的图像采集显示板，实现了对全分辨率复合视频信号进行25帧/秒的实时采集和显示，在DSP内使用“三帧”轮换的图像数据缓冲方法提高了系统的实时处理能力，使之能够完成一定复杂度的实时图像处理。
上传时间： 2013-06-12
上传用户：ivan-mtk
