这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.
上传时间： 2013-09-04
上传用户：pkkkkp
本教程定位于FPGA/CPLD的快速入门。以ALTERA公司的芯片和相应的开发软件为目标载体进行阐述，本教程阐述了ALTERA主要系列芯片PLD芯片的结构和特点以及相应的开发软件MAX和Plusa和Quartus的使用
上传时间： 2013-09-05
上传用户：llwap
CADENCE 芯片版图设计工具VIRTUSO/DIVA/DRACULA 入门手册
标签： CADENCE VIRTUSO DRACULA DIVA
上传时间： 2013-09-06
上传用户：truth12
lm3s系列芯片的sch库和pcb库,省去自己重新画库的麻烦,值得一看哦!
上传时间： 2013-09-13
上传用户：kernor
Atmel的ARM9芯片AT91SAM9261X 开发板的原理图，其中包括protel格式的封装
上传时间： 2013-09-16
上传用户：xymbian
飞利浦ARM芯片LPC2148的PROTEL格式的原理图
上传时间： 2013-09-19
上传用户：tzrdcaabb
该项目在Keil下工作和在PROTEUS测试成功。时钟是用微控制器和3個 2x7段LED 。
上传时间： 2013-09-25
上传用户：dave520l
DS18B20(已通过)测试，并且有Proteus仿真程序和C源代码，请新手们下载
上传时间： 2013-09-25
上传用户：CSUSheep
EDA工程建模及其管理方法研究2 1 随着微电子技术与计算机技术的日益成熟，电子设计自动化(EDA)技术在电子产品与集成电路 (IC)芯片特别是单片集成(SoC)芯片的设计应用中显得越来越重要。EDA技术采用“自上至下”的设计思想，允许设计人员能够从系统功能级或电路功能级进行产品或芯片的设计，有利于产品在系统功能上的综合优化，从而提高了电子设计项目的协作开发效率，降低新产品的研发成本。 近十年来，EDA电路设计技术和工程管理方面的发展主要呈现出两个趋势： (1) 电路的集成水平已经进入了深亚微米的阶段，其复杂程度以每年58％的幅度迅速增加，芯片设计的抽象层次越来越高，而产品的研发时限却不断缩短。 (2) IC芯片的开发过程也日趋复杂。从前期的整体设计、功能分，到具体的逻辑综合、仿真测试，直至后期的电路封装、排版布线，都需要反复的验证和修改，单靠个人力量无法完成。IC芯片的开发已经实行多人分组协作。由此可见，如何提高设计的抽象层次，在较短时间内设计出较高性能的芯片，如何改进EDA工程管理，保证芯片在多组协作设计下的兼容性和稳定性，已经成为当前EDA工程中最受关注的问题。
上传时间： 2013-11-10
上传用户：yan2267246
为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。
上传时间： 2013-10-19
上传用户：qitiand
