ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
数据类型和运算符、表达式是是C51语言程序设计的最基础知识，C51语言把数据分成了多种数据类型，并提供了丰富的运算对数据进行处理。本章对C51语言的基本数据类型、常量变量、运算符及表达式等进行详细介绍。1．掌握数据类型的概念，了解C51语言能够处理的数据类型。2．掌握常量的概念，掌握各种类型常量的特点及表示形式。3．掌握变量的概念，了解int、float、char型变量的特点，掌握这三种类型变量的定义、赋值和使用方法。理解C51中变量的存储和编译模式的关系，掌握单片机片内资源的访问方法。4．了解C51语言的基本运算符及其特点，掌握运算符的优先级和结合性的概念。5．了解算术运算表达式、关系表达式及逻辑表达式的特点，熟练进行表达式计算，能熟练进行实际问题的表达式描述。6．熟悉自增、自减运算的特点，掌握赋值运算，了解逗号运算符和逗号表达式。7．掌握数据类型转换的概念，能进行基本的数据类型转换。
标签： C51
上传时间： 2013-12-26
上传用户：dingdingcandy
单片机接口技术(C51版)课件:单片机接口技术(C51版)课件精品课程，该书由张道德根据多年单片机教学、科研经验编著，中国水利水电出版社2007年3月出版。 1．掌握数据类型的概念，了解C51语言能够处理的数据类型。2．掌握常量的概念，掌握各种类型常量的特点及表示形式。3．掌握变量的概念，了解int、float、char型变量的特点，掌握这三种类型变量的定义、赋值和使用方法。理解C51中变量的存储和编译模式的关系，掌握单片机片内资源的访问方法。4．了解C51语言的基本运算符及其特点，掌握运算符的优先级和结合性的概念。5．了解算术运算表达式、关系表达式及逻辑表达式的特点，熟练进行表达式计算，能熟练进行实际问题的表达式描述。6．熟悉自增、自减运算的特点，掌握赋值运算，了解逗号运算符和逗号表达式。7．掌握数据类型转换的概念，能进行基本的数据类型转换。
上传时间： 2013-10-10
上传用户：jcljkh
针对传统PID控制系统参数整定过程存在的在线整定困难和控制品质不理想等问题，结合BP神经网络自学习和自适应能力强等特点，提出采用BP神经网络优化PID控制器参数。其次，为了加快BP神经网络学习收敛速度，防止其陷入局部极小点，提出采用粒子群优化算法来优化BP神经网络的连接权值矩阵。最后，给出了PSO-BP算法整定优化PID控制器参数的详细步骤和流程图，并通过一个PID控制系统的仿真实例来验证本文所提算法的有效性。仿真结果证明了本文所提方法在控制品质方面优于其它三种常规整定方法。
上传时间： 2014-03-21
上传用户：diets
第八章 labview的编程技巧 本章介绍局部变量、全局变量、属性节点和其他一些有助于提高编程技巧的问题，恰当地运用这些技巧可以提高程序的质量。 ８．１ 局部变量 严格的语法尽管可以保证程序语言的严密性，但有时它也会带来一些使用上的不便。在labview这样的数据流式的语言中，将变量严格地分为控制器（Control）和指示器（Indicator），前者只能向外流出数据，后者只能接受流入的数据，反过来不行。在一般的代码式语言中，情况不是这样的。例如我们有变量a、b和c，只要需要我们可以将a的值赋给b，将b的值赋给c等等。前面所介绍的labview内容中，只有移位积存器即可输入又可输出。另外，一个变量在程序中可能要在多处用到，在图形语言中势必带来过多连线，这也是一件烦人的事。还有其他需要，因此labview引入了局部变量。
上传时间： 2013-10-27
上传用户：xieguodong1234
1. 纯粹的合同管理,不涉及其它业务,独立成系统2. 简单明了,流程清析3. 合同条款可预定制4. 丰富强大的打印预览系统5. 实用的导入导出功能,可与excel交互使用6. 时刻追踪合同执行情况,包括已批准额,已付款额,发票开具额等7. 支持外币结算,可自设币种,自设汇率,系统自动进行转换7. 完善的用户权限管理功能,可分组设定8. 上机日志功能记录用户登录系统的全过程操作
上传时间： 2014-01-19
上传用户：fanboynet
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d
上传时间： 2015-03-28
上传用户：zycidjl
