雷达信号模拟技术和现代雷达技术的发展息息相关。雷达信号模拟设备可以仿真出各种符合实验要求的目标信号来，直接注入雷达来对雷达进行试验，极大的方便了雷达的设计与调试。 本课题主要研究利用FPGA实现线性调频脉冲压缩雷达目标信号的模拟。全文的内容如下： 首先详细阐述了线性调频(LFM)脉冲压缩雷达脉冲压缩原理，分析了线性调频脉冲信号的特点，讨论和比较了匹配滤波数字实现的两种算法：时域实现和频域实现。 其次在对常用雷达信号模拟方法探讨的基础上，提出基于FPGA的线性调频脉冲压缩雷达目标视频信号模拟器的系统设计，对点目标、多目标和延展目标等情况下的目标信号进行建模，针对设定目标参数完成了目标信号的波形仿真，并完成基于频域实现方法的线性调频脉冲压缩雷达数字匹配滤波算法的设计及仿真。 最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
上传时间： 2013-07-13
上传用户：squershop
安规测试操作指南 中文PDF扫描版本，主要介绍安规的基础知识及安规测试。
上传时间： 2013-06-24
上传用户：13681659100
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途，其测试结果由3 只七段数码
上传时间： 2013-05-22
上传用户：qb1993225
RealView+MDK+Jlink+Mini2440测试程序移植(成功)2
上传时间： 2013-07-07
上传用户：telukeji
FPGA(Field Programmable Gate Arrays)是目前广泛使用的一种可编程器件，FPGA的出现使得ASIC(Application Specific Integrated Circuits)产品的上市周期大大缩短，并且节省了大量的开发成本。目前FPGA的功能越来越强大，满足了目前集成电路发展的新需求，但是其结构同益复杂，规模也越来越大，内部资源的种类也R益丰富，但同时也给测试带来了困难，FPGA的发展对测试的要求越来越高，对FPGA测试的研究也就显得异常重要。 本文的主要工作是提出一种开关盒布线资源的可测性设计，通过在FPGA内部加入一条移位寄存器链对开关盒进行配置编程，使得开关盒布线资源测试时间和测试成本减少了99％以上，而且所增加的芯片面积仅仅在5％左右，增加的逻辑资源对FPGA芯片的使用不会造成任何影响，这种方案采用了小规模电路进行了验证，取得了很好的结果，是一种可行的测试方案。 本文的另一工作是采用一种FPGA逻辑资源的测试算法对自主研发的FPGA芯片FDP250K的逻辑资源进行了严格、充分的测试，从FPGA最小的逻辑单元LC开始，首先得到一个LC的测试配置，再结合SLICE内部两个LC的连接关系得到一个SLICE逻辑单元的4种测试配置，并且采用阵列化的测试方案，同时测试芯片内部所有的逻辑单元，使得FPGA内部的逻辑资源得完全充分的测试，测试的故障覆盖率可达100％，测试配置由配套编程工具产生，测试取得了完满的结果。
上传时间： 2013-06-29
上传用户：Thuan
本文对嵌入硬核的FPGA布线通道宽度分布和改进FPGA布局算法进行了研究。文章在嵌入硬核的FPGA布线通道宽度分布研究中，引入了四种架构，其布线通道宽度分布函数分别为均匀、脉冲、高斯和三角分布。通过修改VPR工具的源代码，使平台适用于具有嵌入硬核的FPGA架构，利用MCNC基准电路来测试这四种架构的性能。实验结果表明：在以网线平均长度作为指标的测试中，通道宽度均匀分布的架构具有更短的布线长度、更优的性能。
上传时间： 2013-06-27
上传用户：xsnjzljj
EMC测试资料，介绍EMC基础知识，以及测试项目等
上传时间： 2013-04-24
上传用户：极客
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
硬件测试报告,做硬件的朋友可以看看. 硬件测试报告,做硬件的朋友可以看看.
上传时间： 2013-07-29
上传用户：fanboynet
·详细说明：C#环境的车牌认别系统源代码和30张测试图片；本程序对以上的30汽车图片的认别定位分割等准确率达至100％。文件列表: sample ......\App.ico ......\AssemblyInfo.cs ......\bin ......\...\Debug ......\...\Release &
上传时间： 2013-07-11
上传用户：changeboy
