ldpc译码器 目前通信系统中很多标准都在采用ldpc码，所以他很重要
标签： ldpc 译码器 标准 通信系统
上传时间： 2016-09-19
上传用户：xz85592677
适合高速Viterbi译码器的hdl的设计与实现
标签： Viterbi hdl 译码器
上传时间： 2014-01-19
上传用户：aeiouetla
基于XilinxFPGA的高速Viterbi回溯译码器
标签： XilinxFPGA Viterbi 译码器
上传时间： 2014-01-17
上传用户：yyyyyyyyyy
维特比译码器的asic设计的相关论文
标签： asic 译码器 论文
上传时间： 2014-01-09
上传用户：wys0120
reed-solomon译码器。共有7个文件，分别为译码器的7个模块。
标签： reed-solomon 译码器
上传时间： 2016-09-24
上传用户：731140412
3-8译码器地简单实现，采用QUARTUSii5.0环境编译
标签： 译码器
上传时间： 2016-09-30
上传用户：rishian
单声道麦克风输入和耳机输出的USB音频编解码器
标签： USB 单声道 麦克风 输入
上传时间： 2016-10-02
上传用户：洛木卓
就是个译码器，用cpld实现的译码器是verilog写的
上传时间： 2013-12-19
上传用户：as275944189
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
标签： 数码显示 数码 译码器 组合电路
上传时间： 2014-01-26
上传用户：1427796291
BCH编译码的DSP实现.pdf,fanbufaafeiyao20gezi
标签： fanbufaafeiyao gezi BCH DSP
上传时间： 2014-01-25
上传用户：zm7516678
