8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分积需要4个这个模块来实现。总共需要12个这样的模块。 4．Multiplier_full_add 这是一位的全加器，在实现部分积相加的时候，通过全加器的阵列来实现的。
标签： ultipler_quick_add booth 乘法器 测试
上传时间： 2016-07-12
上传用户：zhaiye
用verilog HDL实现了83编码器.
上传时间： 2016-07-15
上传用户：731140412
用VERILOG语言实现了8BIT编码器.
上传时间： 2016-07-15
上传用户：lgnf
EZW举例 该源代码包含有6个文件： EZW.H － EZW编码器头文件 EZW.C － EZW编码器文件 MATRIX2D.H MATRIX2D.C － 编码器数据结果定义和数据操作 FIFO.H FIFO.C － 扫描方式定义：先入先出原则 LIST.H LIST.C － 零树结构定义和操作 UNEZW.C － EZW解码器 这里，读者重点要掌握的是EZW.C和LIST.C中的内容，充分理解零树的概念。
上传时间： 2014-01-25
上传用户：dave520l
卷积码的编码和译码，采用维特比译码，并且给出了编码和未编码的性能比较.
上传时间： 2013-11-25
上传用户：xiaohuanhuan
对语音编码技术的特点进行了分析与研究, 对波形编码、声码器和混合编码三种主要 的语音编码进行了比较, 并介绍了GSM 和CDMA 两种系统语音编码及部分常用语音编码芯 片, 指出了语音编码技术的发展趋势, 并根据矿井井下特点, 对矿井通信系统所采用的语音 编码技术进行了研究, 最后得出了几点有用的结论.
上传时间： 2016-07-22
上传用户：sqq
用STC89LE52RC来模拟IIC总线对视频解码芯片SAA7114,多媒体数字信号编码器CS4272等进行初始化，为DSP的图像处理做基础
上传时间： 2014-01-03
上传用户：agent
用VC++6.0开发的用于对摄像头采集到的视频用xvid编码器(MPEG-4的一种)进行压缩存储。
上传时间： 2016-07-24
上传用户：朗朗乾坤
卷积编码程序可以用于不同类型的编码器实现可行的编码
上传时间： 2014-01-14
上传用户：stella2015
自己年编写的matlab中bch码的仿真程序。有编码和译码2个主程序，附有运行结果。
上传时间： 2016-07-25
上传用户：米卡
