FPGA全局时钟约束(Xilinx)
FPGA全局时钟约束(Xilinx)...
FPGA全局时钟约束(Xilinx)...
cadence16.5基本规则设置。...
针对目前导航系统中重要的多约束条件下路径规划功能,结合A*算法和蚁群算法提出一种新的不确定算法,该算法首先将多约束条件进行融合使其适合蚁群转移,并在基本蚁群算...
altium designer 6.9 设计规则 ,详细的介绍了使用altium designer 6.9版本的原理图和PCB 布线规则,使用altium designer 必读的资料...
protel_dxp规则设置...
verilog语法规则适合初学者,避免很多错误。...
使用Quartus II Timequest时序分析器约束分析设计...
04_使用Timequest约束和分析源同步电路...
cadence16.5基本规则设置。...
PCB封装库命名的细~~规则...