指纹识别是在指纹图像上找到指纹的特征，通过计算机模糊比较的方法，把两个指纹的特征模板进行比较，计算出它们的相似程度，最终得到两个指纹的匹配结果。本文对现已存在的多种指纹识别算法进行编程比较，并对细化算法提出改进。同时采用基于ARM7TDMI内核的32位处理器S3C44B0作为主控制器，半导体电容传感器FPS200作为指纹数据采集设备，构建了自动指纹识别系统。论文完成主要工作如下： 1、指纹采集模块的设计：根据FPS200的相关寄存器资源和管脚特性，完成指纹传感器FPS200的电路设计；研究FPS200主要寄存器的功能和图像采集方式，给出FPS200在三种工作方式下的工作流程，并且对三种工作模式进行分析。 2、指纹识别算法研究：通过对现已存在的多种图像预处理算法进行编程实现和对比研究发现，细化后的图像多存在短线、断线、毛刺等干扰以及细化不彻底的现象，为此提出了新的修复算法：分析目标点周围纹线的走向趋势，选择去除或者保留周围的相连点，较好地解决了细化不彻底的问题；再对细化后的图像采用方形模板进行纹线跟踪，去除伪特征点，克服了逐步递进的纹线跟踪算法过于复杂、不易实现等问题。 3、采用Sansung公司基于ARM7TDMI内核的32位RISC处理器S3C44B0，构建了自动指纹识别系统。该系统主要包括电源管理部分、指纹图像采集模块、存储器模块、JTAG调试接口以及与外设连接的串行接口。硬件部分主要完成指纹采集模块接口的设计与开发，软件部分主要完成指纹图像采集程序、指纹识别算法程序和串口通信程序的开发，此外还通过串口实现指纹数据上传到上位机，在VB环境下实现了简易的人机交互软件，提供指纹图像的直观显示，用于对指纹识别程序进行测试，并对测试结果进行了分析。
上传时间： 2013-05-22
上传用户：Andy123456
SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚
标签： spi
上传时间： 2013-06-09
上传用户：Killerboo
DS12C887 实时时钟芯片功能丰富，可以用来直接代替IBM PC 上的时钟日历芯片DS12887，同时，它的管脚也和MC146818B、DS12887 相兼容。由于DS12C887 能够自动产生世
上传时间： 2013-06-20
上传用户：hhkpj
ds18b20中文资料，详细介绍了ds18b20的管脚，时序流程图，总线结构
上传时间： 2013-04-24
上传用户：vaidya1bond007b1
高频电路布线技巧：高频电路往往集成度较高，布线密度大，采用多层板即布线所必须的，也是降低干扰的有效手段。高频电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线，需要转折，可用45度，折
上传时间： 2013-04-24
上传用户：372825274
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天区面积多目标光纤光谱天文望远镜)需要对焦而上的4 000个光纤定位单元进行精确定位，一个光纤定位单元需要两个步进电机来驱动，即需要对8 000个电机进行驱动控制。如何对这8 000个电机进行有效的控制，是本文主要的研究内容。 本义引入EDA(Electronic Design Automation)，技术，以FPGA和CAN总线为硬件载体来进行设计。FPGA相比较于DSP，单片机而言，具有10管脚多，资源丰富，使用灵活等优点，可以存片内集成多个电机的摔制，这样对于提高系统的集成度，节约成本无疑有着很大的帮助。 在电机的控制当中，其失步和过冲会直接影响到系统的精度，所以需要对电机脉冲频率加以控制，对于在平稳状态下能正常工作的电机，失步往往发生在启动停止等脉冲频率突然发生改变的时刻。具体实现方法是通过实验找出一条理想的加减速曲线，再将曲线离散化，并把离散化后的加减速分频系数存储在FPGA片内ROM里而，当电机运行到对应的步数时，取出分频系数来获取对应的运行频率。 在LAMOST观测中，光纤定位单元的零位是个很重要的基准，在每次观测之前，电机都要回零，理论上电气零位和机械零位在同一点上，如果电气检测到达零位则认为已经到达机械零位位置。但是实际中由于装配等一些原因，可能会出现零位短路和零位断路的情况。零位断路是指电机处于机械零位，但是电气不能检测到；零位短路是指电机不在机械零位，但是电气已经检测到处于零位。这两种情况会造成越界和机械零位一直被挤压的后果，有可能会损坏光纤定位单元，为了防止这些情况出现，软件程序中加入了计数器，从而从有效地保护了光纤定位单元，同时将这些状况向上反馈，以便维护和检修。 在本文完成之时，能够控制驱动336个光纤定位单元的小系统已经在北京天文台兴隆观测站实际投入运行，并于2007年5月28日获得首条光谱，取得了不错的效果。
上传时间： 2013-04-24
上传用户：afeiafei309
用中文简单介绍PCF8591各个管脚的功能，如何应用51单片机控制它（资料都是从网上搜来整理的，个人觉得比较好）。
上传时间： 2013-07-13
上传用户：木末花开
软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能； 先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 2. part1目录是使用Modelsim仿真的工程； 3. part2目录是在开发版上面验证的工程； 2.1. part1_32目录是4m32SDRAM的仿真工程； 2.2. part1_16目录是4m16SDRAM的仿真工程； \model文件夹里面是仿真模型； \rtl文件夹里面是源文件； \sim文件夹里面是仿真工程； \test_bench文件夹里面是测试文件； \wave文件夹里面是仿真波形。 3.1. 工程在\project文件夹里面; 3.2. 源文件和管脚分配在\rtl文件夹里面; 3.3. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。
上传时间： 2013-04-24
上传用户：ZJX5201314
PADS基础入门视频教程 1、PADS Layout的目标嵌入.avi 2、创建PCB封装.avi 3、创建管脚封装.avi 4、导线的连接.avi 5、绘制图形.avi 6、基本元器件的放置.avi 7、建立覆铜的外边框.avi 8、手动布线.avi 9、手工布局.avi 10、缩放操作.avi 11、颜色参数设置.avi 12、在多板向导中建立多板项目的方法.avi
上传时间： 2013-06-29
上传用户：han0097
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
