HyperSnap-DX 是个屏幕抓图工具，它不仅能抓住标准桌面程序还能抓取 DirectX, 3Dfx Glide 游戏和视频或 DVD 屏幕图。本程序能以 20 多种图形格式（包括：BMP, GIF, JPEG, TIFF, PCX 等）保存并阅读图片。可以用热键或自动记时器从屏幕上抓图。功能还包括：在所抓的图像中显示鼠标轨迹，收集工具，有调色板功能并能设置分辨率，还能选择从 TWAIN 装置中（扫描仪和数码相机）抓图。
上传时间： 2013-04-24
上传用户：坏天使kk
ALLEGRO 约束规则设置步骤（以DDR 为例）
上传时间： 2013-06-28
上传用户：515414293
实现LCD1602的字符数字字母等显示功能，结合VHDL语言在Q2下实现
上传时间： 2013-08-06
上传用户：1234xhb
能够在FPGA环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动
上传时间： 2013-08-07
上传用户：sk5201314
基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与
上传时间： 2013-08-08
上传用户：PresidentHuang
Altera_FPGA管脚弱上拉电阻的软件设置方法
标签： Altera_FPGA 管脚 上拉电阻 软件
上传时间： 2013-08-13
上传用户：hj_18
主要介绍了等精度频率测量原理，该原理具有在整个测试频段内保持高精度频率\r\n测量的优点 同时在该原理基础上，采用了Verilog HDL语言设计了高速的等精度测频\r\n模块，并且利用EDA开发平台QUARTUS11 3 .0对CPLD芯片进行写人，实现了计数等\r\n主要逻辑功能 还使用C语言设计了该等精度频率计的主控程序以提高测量精度。本设\r\n计实现了对频率变化范围较大的信号进行频率测量，能够满足高速度、高精度的测频要\r\n求。
上传时间： 2013-08-16
上传用户：chenbhdt
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。
上传时间： 2013-08-16
上传用户：chenjjer
介绍了Xilinx最新的EDK9．1i和ISE9．1i等工具的设计使用流程
上传时间： 2013-08-16
上传用户：sunjet
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2013-08-18
上传用户：问题问题
