Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间： 2015-05-13
上传用户：我们的船长
自己搜集的关于网格的全生命周期原理及应用说明
上传时间： 2015-05-20
上传用户：thuyenvinh
HD7279A测试程序（C语言） 闪烁指令及键盘接口测试 快速计数演示 消隐指令测试 循环左/右移测试 "三"字向右运动3次,再向左运动3次
上传时间： 2015-05-27
上传用户：lps11188
这是用VHDL语言(硬件描述语言)写的一个二维 8*8块的离散余弦变换(DCT)以及反变换(IDCT).全同步设计,低门数.可以用于多媒体及打印应用领域.
上传时间： 2015-06-03
上传用户：caiiicc
C-C方法及改进的C-C方法重构相空间的matlab程序 -------------------------------- 性能： 3000数据耗时3分钟 -------------------------------- 参考文献： 1、Nonlinear dynamics, delay times, and embedding windows.pdf 2、基于改进的C-C方法的相空间重构参数选择4.pdf -------------------------------- 文件夹说明： 1、C_C_Method_luzhenbo2.m - 程序主文件，直接运行此文件即可! 2、LorenzData.dll - 产生Lorenz离散数据 3、DuffingData.dll - 产生Duffing离散数据 4、RosslerData.dll - 产生Rossler离散数据 5、ccFunction.dll - 计算S(m,N,r,t) - 原C-C方法中计算S(m,N,r,t)，改进的C-C方法中计算S2(m,N,r,t) 6、ccFunction_luzhenbo.dll - 计算S(m,N,r,t) - 改进的C-C方法中计算S1(m,N,r,t) -------------------------------- 致谢： 此稿本次修改的部分灵感来源于与研学论坛网友“张文鸽”和“yangfanboy”的讨论，在此表示感谢!
上传时间： 2015-06-08
上传用户：lo25643
用verilog语言编写的全数字锁相环的源代码,基于fpga平台
上传时间： 2015-06-13
上传用户：wanqunsheng
功能： 液晶（LCD）显示程序； LCD： TRULY M19264-5A1 192*64点阵 驱动器： S6B0108/S6B0107或HD61202及相兼容驱动器
上传时间： 2015-06-27
上传用户：nanfeicui
超酷的个人网站 全FLASH做及源码，和大家交流交流。
上传时间： 2013-12-01
上传用户：hustfanenze
一篇有關於高斯最小鍵移調變(GMSK)的相關文章
上传时间： 2015-07-04
上传用户：dragonhaixm
全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明
上传时间： 2014-01-13
上传用户：shawvi
