Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方

相 关 资 源

• ripple Adder: 16-bit 全加,半加及ripple Adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：ripple Adder: 16-bit 全加,半加及ripple Adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• verilog code 16-bit Carry look-ahead Adder output [15:0] sum // 相加總和 output Carryout // 進位 input免费下载

  资源简介：verilog code 16-bit Carry look-ahead Adder output [15:0] sum // 相加總和 output Carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input Carryin // 第一級進位 C0

  标签： output look-ahead Carryout verilog

  上传时间： 2014-12-06

  上传用户：ls530720646

• verilog code 4-bit Carry look-ahead Adder output [3:0] s //summation output cout //Carryout inpu免费下载

  资源简介：verilog code 4-bit Carry look-ahead Adder output [3:0] s //summation output cout //Carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位

  标签： output look-ahead summation Carryout

  上传时间： 2017-01-07

  上传用户：yyq123456789

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块免费下载

  资源简介：基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

  标签： Verilog HDL 进位 加法器

  上传时间： 2014-01-07

  上传用户：yyyyyyyyyy

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 十六位超前进位加法器免费下载

  资源简介：十六位超前进位加法器，Verilog HDL

  标签： 十六位 加法器 进位

  上传时间： 2015-09-21

  上传用户：wff

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 超前进位加法器得VHDL实现小点资料代码免费下载

  资源简介：超前进位加法器得VHDL实现小点资料代码

  标签： VHDL 进位 加法器 代码

  上传时间： 2016-02-06

  上传用户：gaojiao1999

• 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定免费下载

  资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位

  标签： 进位 8位 加法器

  上传时间： 2016-04-25

  上传用户：王小奇

• 两个4bit超前进位加法器实现8bit加法器免费下载

  资源简介：两个4bit超前进位加法器实现8bit加法器

  标签： 4bit 8bit 加法器 进位

  上传时间： 2016-06-20

  上传用户：zhaiye

• 一个超前进位加法器（及其testbench) .v文件免费下载

  资源简介：一个超前进位加法器（及其testbench) .v文件

  标签： testbench 进位 加法器

  上传时间： 2013-12-18

  上传用户：chenbhdt

• 超前进位加法器是通常数字设计所必备的免费下载

  资源简介：超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器

  标签： 进位 加法器 数字设计

  上传时间： 2016-11-23

  上传用户：fredguo

• 浮点加减运算的后规格化VHDL程序源代码免费下载

  资源简介：浮点加减运算的后规格化VHDL程序源代码，很不错，希望对大家有用

  标签： VHDL 浮点 减 运算

  上传时间： 2016-12-27

  上传用户：sxdtlqqjl

• Verilog写的 8 位超前进位加法器免费下载

  资源简介：Verilog写的 8 位超前进位加法器

  标签： Verilog 进位 加法器

  上传时间： 2017-07-01

  上传用户：hustfanenze

• 运用VHDL语言实现四位超前进位加法器。免费下载

  资源简介：运用VHDL语言实现四位超前进位加法器。

  标签： VHDL 语言 加法器 进位

  上传时间： 2017-07-18

  上传用户：66666

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt

• ucos下的modbus-rtu处理程序,支持1,2,3,4,5,16,15,16 号功能码免费下载

  资源简介：ucos下的modbus-rtu处理程序,支持1,2,3,4,5,16,15,16 号功能码

  标签： modbus-rtu ucos 16 15

  上传时间： 2016-05-14

  上传用户：zhangjinzj

• 基于选择进位32位加法器的硬件电路实现免费下载

  资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...

  标签： 进位 加法器 硬件 电路实现

  上传时间： 2013-12-19

  上传用户：jshailingzzh

• <PCMCIA System Architecture 16 Bit PC Cards>电子书籍免费下载

  资源简介：<PCMCIA System Architecture 16 Bit PC Cards>电子书籍，PCMCIA接口设计参考资料。

  标签： Architecture PCMCIA System Cards

  上传时间： 2015-04-07

  上传用户：liuchee

• 50V50A移相全桥ZVSDCDC变换器的设计.rar免费下载

  资源简介：随着通讯技术和电力系统的发展，对通讯用电源和电力操作电源的性能、重量、体积、效率和可靠性都提出了更高的要求。而应用于中大功率场合的全桥变换器与软开关的结合解决了这一问题。因此，对其进行研究设计具有十分重要的意义。 首先，论文阐述PWM DC/DC变换...

  标签： ZVSDCDC 50V50A 移相全桥

  上传时间： 2013-08-04

  上传用户：zklh8989

• 基于STM32的全桥逆变器的设计免费下载

  资源简介：基于STM32的全桥逆变器的设计共2页这是一份非常不错的资料，欢迎下载，希望对您有帮助！

  标签： stm32 逆变器

  上传时间： 2022-03-18

  上传用户：

• 基于MATLAB的三相桥式半控整流电路的设计及仿真免费下载

  资源简介：本设计首先简要介绍了MATLAB的特点以及在整流电路中的应用，通过对三相桥式半控整流电路实例进行分析讨论了三相桥式整流电路在不同控制角在电路带电感性负载和电阻性负载时输出负载电压的变化。然后利用MATLAB SIMULINK对电力电力电路进行仿真的方法，并给出...

  标签： matlab 整流电路

  上传时间： 2022-06-19

  上传用户：

• 全加器的VHDL程序实现及仿真免费下载

  资源简介：全加器的VHDL程序实现及仿真

  标签： VHDL 全加器 仿真 程序

  上传时间： 2014-01-13

  上传用户：hoperingcong

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• 16位加法器的流水线计算,verilog代码免费下载

  资源简介：16位加法器的流水线计算,verilog代码，用于FPGA平台。

  标签： verilog 加法器 代码 流水线

  上传时间： 2013-12-18

  上传用户：维子哥哥