“ICD2 PIC仿真烧写器”是完全兼容Microchip的在线调试器MPLAB-ICD2的一个功能强大、低成本、高运行速度的开发工具。它利用Flash工艺芯片的程序区自读写功能，使用芯片来实现仿真调试功能。 “ICD2 PIC仿真烧写器”使用的软件平台是Microchip的MPLAB-IDE （集成开发环境软件包）或更高版本，兼容Windows 95/98/ME、Windows NT和 Windows 2000/Windows XP/Windows 2003等操作系统。 其通信接口方式为USB2.0高速接口（最高可达12Mbit/s）；工作电压范围为2.0~5.5V。 可烧写大约270种芯片、仿真大约250种芯片、无限升级，微芯将不断更新MPLAB IDE 软件。 与MPLAB ICD2USB完全兼容，是PIC单片机初学者与专业设计人员的最佳选择。
标签： Microchip MPLAB-ICD Flash ICD2
上传时间： 2014-01-05
上传用户：zhuoying119
fm1808中文资料 描述 FM1808是用先进的铁电技术制造的 256K位的非易失性的记忆体 铁电随机 存储器 FRAM 是一种具有非易失 性 并且可以象RAM一样快速读写 但 它没有BBSRAM模组系统的设计复杂 性 缺点和相关的可靠性问题 数据在 掉电可以保存10年 高速写以及高擦写 次数使得它比EEPROM或其他非易失性 存储器可靠性更高 系统更简单
上传时间： 2014-01-11
上传用户：zhangjinzj
包含了msp430单片机上的ADC、定时器A、定时器B、基础时钟、看门狗的初始化及中断程序。基本示例程序
上传时间： 2017-05-28
上传用户：qweqweqwe
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
VHDL的寄存器读写参考，可自己根据要求重新修改，本示范只做参考用
上传时间： 2013-12-09
上传用户：417313137
采用单片机89C52对飞利浦13.56Mhz的射频芯片MFRC500进行密码的配置与扇区的读写。可以由电脑通过串口发送命令来对MFRC500进行寄存器的配置读写。
上传时间： 2013-12-20
上传用户：frank1234
ade7758的读写程序。包括读写程序及初始化寄存器部分。
上传时间： 2014-01-24
上传用户：sxdtlqqjl
该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式，一次做16个转换，转换通道分别是0~15。转换完成后，在A/D中断服务子程序中将转换结果读出。该程序做一次A/D采样。
上传时间： 2017-09-25
上传用户：标点符号
lm75A温度数字转换器 FPGA读写实验Verilog逻辑源码Quartus工程文件+文档资料,FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。LM75A 是一个使用了内置带隙温度传感器和模数转换技术的温度数字转换器。它也是一个温度检测器，可提供一个过热检测输出。LM75A 包含许多数据寄存器：配置寄存器用来存储器件的某些配置，如器件的工作模式、OS 工作模式、OS 极性和OS 故障队列等（在功能描述一节中有详细描述）；温度寄存器（Temp），用来存储读取的数字温度；设定点寄存器（Tos & Thyst），用来存储可编程的过热关断和滞后限制，器件通过2 线的串行I2C 总线接口与控制器通信。LM75A 还包含一个开漏输出（OS），当温度超过编程限制的值时该输出有效。LM75A 有3 个可选的逻辑地址管脚，使得同一总线上可同时连接8个器件而不发生地址冲突。LM75A 可配置成不同的工作条件。它可设置成在正常工作模式下周期性地对环境温度进行监控或进入关断模式来将器件功耗降至最低。OS 输出有2 种可选的工作模式：OS 比较器模式和OS 中断模式。OS 输出可选择高电平或低电平有效。故障队列和设定点限制可编程，为了激活OS 输出，故障队列定义了许多连续的故障。温度寄存器通常存放着一个11 位的二进制数的补码，用来实现0.125℃的精度。这个高精度在需要精确地测量温度偏移或超出限制范围的应用中非常有用。正常工作模式下，当器件上电时，OS 工作在比较器模式，温度阈值为80℃，滞后75℃，这时，LM75A就可用作一个具有以上预定义温度设定点的独立的温度控制器。module LM75_SEG_LED ( //input input sys_clk ,input sys_rst_n ,inout sda_port ,//output output wire seg_c1 ,output wire seg_c2 ,output wire seg_c3 ,output wire seg_c4 ,output reg seg_a ,output reg seg_b ,output reg seg_c ,output reg seg_e ,output reg seg_d ,output reg seg_f ,output reg seg_g ,output reg seg_h , output reg clk_sclk );//parameter define parameter WIDTH = 8;parameter SIZE = 8;//reg define reg [WIDTH-1:0] counter ;reg [9:0] counter_div ;reg clk_50k ;reg clk_200k ;reg sda ;reg enable ;
上传时间： 2021-10-27
上传用户：
基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-30
上传用户：
