摘要：研究了用单片机控制的单相后备式方波输出UPS的控制技术及实现，分析了系统的工作原理，给出了硬件实现电路和算法框图，并测出了市电逆变相互转换等主要实验结果。关键词：不间断电源；单片机；推挽变换器
上传时间： 2013-10-28
上传用户：1051290259
介绍了非对称数字用户环路收发器片上系统芯片的组织结构, 对其硬件实现给出了具体描述!
上传时间： 2013-11-10
上传用户：wbwyl
摘 要:简要介绍了图像边缘检测的基本概念,针对其硬件实现的基本模型进行探讨;分析其关键算术单元,采用了多种优化措施并引入了流水线的设计方法以满足高速应用的要求;提出了3种不同的FIR滤波器实现结构;最终完成FPGA和ASIC设计,对不同结构的实现数据进行比较并给出了结论,实现结果表明该设计可以满足高速系统应用场合。关键词:边缘检测;FIR滤波器;流水线设计;超前进位加法;FPGA
上传时间： 2014-12-27
上传用户：xingisme
介绍一种运用PIC16F84单片机实现与PC机串行通信的方法，并给出其硬件接口电路及通信源程序。关键词 异步串行通信 发送与接收 VB4 Win95 串口查询法 1 前言 美国Microchip公司的PIC16系列单片机是一种新型的CMOS工艺的8位单片机。其中，PIC16FXX单片机的程序存储器为电可擦除闪速存储器（flash），可多次修改程序，甚至可以在线编程。PIC16F83和PIC16F84片内数据存储器除RAM外，还有64字节的EEPROM，可以当作一般的或非易失性的数据存储器使用，简单方便。它还具有片内上电复位、延时电路、看门狗电路等。另外，PIC16系列单片机功耗极低，因而是一种非常适合在各种便携式设备中使用的高性价比的单片机，并已经得到了越来越广泛的应用。 但是在许多需要大量计算的运用中，还必须借助微机的强大数据处理能力。这样必须通过通信电路实现PIC单片机与微机间的可靠数据传输。有的PIC16单片机内并没有提供串行口，所以串行通信必须通过自己设计的硬件电路和通信软件来实现。 下面介绍用查询法实现异步串行通讯的方法。同时给出了用PIC16F84单片机的两个I/O口模拟2线串行口的硬件接口电路、程序流程框图、单片机内通信程序以及微机内的通信程序等。2 硬件实现方法与电路 PIC16F84的程序存储器由1K×14的闪速（flash）存储器构成，它只有13条I/O口，1个定时器，为了尽量节省单片机的软硬件资源，采用下述异步串行通信的实现方法。 如图1所示，PIC16F84在4MHz时钟下，采用半双工方式，可实现9600波特率的异步串行数据通信，1位停止位，8位数据位，无校验位。接收和发送以低位在先（一般模式），采用软件延时。为节省篇幅，单片机内的通信程序中未提供任何握手协议，用户可根据自己的需要在软件中加入握手方式。
上传时间： 2014-12-27
上传用户：偷心的海盗
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-12-28
上传用户：feilinhan
高性能的数据压缩可以有效的减少数据对存储空间和通信带宽的要求，降低通信成本。为解决图像数据的高压缩性能问题，本文提出了基于JPEG2000标准的数据压缩系统的FPGA实现方案。相对于软件算法实现和其他硬件方法，采用FPGA硬件实现可降低系统复杂度提高性能。最终设计的IP核具有资源占用少，性能良好和便于扩展等优点，能够满足通信传输和照相设备等应用需求。
上传时间： 2013-12-17
上传用户：cjl42111
为了实现对非相干雷达的接收相参处理，基于数字稳定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言，设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性，可实现非相参雷达的相参化功能。
上传时间： 2013-10-14
上传用户：603100257
基于FPGA硬件实现固定倍率的图像缩放，将2维卷积运算分解成2次1维卷积运算，对输入原始图像像素先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程，在单元体内部，事先计算出卷积系数。
上传时间： 2013-12-03
上传用户：fudong911
LMS自适应滤波器是一种广泛使用的数字信号处理算法，对其实现有多种方法．通过研究其特性的基础上，提出了在FPGA 中使用软处理的嵌入式实现方案，文中对实现方式的优缺点进行了分析，并给出了硬件实现中的有线字长效应进行了详细的分析．
上传时间： 2014-01-21
上传用户：gokk
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-10-28
上传用户：crazyer
