用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
EIA（ELECTRONIC INDUSTRIES ALLIANCE）标准文档EIA-CEA-861-B，A DTV Profile for Uncompressed High Speed Digital Interfaces。
标签： ELECTRONIC INDUSTRIES ALLIANCE EIA-CEA
上传时间： 2015-09-27
上传用户：hphh
51单片机实现４×４矩阵键盘控制数码管移位显示
上传时间： 2015-09-27
上传用户：cxl274287265
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
区域增长的算法实现: 1)根据图像的不同应用选择一个或一组种 子,它或者是最亮或最暗的点,或者是位 于点簇中心的点 2...通过像素集合的区域增长 算法实现: 区域A 区域B 种子像素增长.3)增长的规则 4) 结束条件.
上传时间： 2015-09-30
上传用户：wcl168881111111
开发的基于B/S模式的网上书店，用JSP实现的，对于新手来说，是学习的好资料。
标签： 模式
上传时间： 2013-12-17
上传用户：cx111111
开发的基于B/S模式的网上书店，用JSP实现的，对于新手来说，是学习的好资料。
标签： 模式
上传时间： 2014-01-22
上传用户：woshini123456
Distributed Median,Alice has an array A, and Bob has an array B. All elements in A and B are distinct. Alice and Bob are interested in finding the median element of their combined arrays.
标签： array B. Distributed has
上传时间： 2013-12-25
上传用户：洛木卓
wangxiaoyong0015@yahoo.com.cn b不懂的给我发邮件！！！ 谢谢啊！！一定支持我
标签： wangxiaoyong yahoo 0015 com
上传时间： 2013-12-02
上传用户：caiiicc
程序作用：测试Sage Tech.开发板（MCP300）中hd7279键盘显示芯片是否能正常工作 */ /*程序功能：按下1号键显示0、1、2、3，按下2号键显示c、d、e、f，按下3号键显示4、5、6、7 */ /* 按下4号键显示8、9、a、b，按下0号键点亮4个LED灯 */
上传时间： 2013-12-30
上传用户：Ants
