通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
LED显示屏是LED点阵模块或者像素单元组成的平面显示屏幕。自从诞生以来，以其亮度高、视角广、寿命长、性价比高的特点，在交通、广告、新闻发布、体育比赛、电子景观等领域得到了广泛应用。 LED显示屏控制器作为控制LED屏显示图像、数据的关键，是整个LED视频显示系统的核心。本文研究的是对全彩色同步LED屏的控制，控制LED屏同步显示在上位机显示系统中某固定位置处的图像。根据已有的LED显示屏及其驱动器的特点，提出了一种可行的方案并进行了设计。系统主要分为两个部分：视频信号的获取，视频信号的处理。 经过分析比较，决定从显卡的DVI接口获得视频源，视频源经过DVI解码芯片TFP401A的解码后，可以获得图像的数字信息，这些信息包括红、绿、蓝三基色的数据以及行同步、场同步、使能等控制信号。这些信号将在视频信号处理模块中被使用。 信号处理模块在接收视频信号源后，对数据进行处理，最后输出数据给驱动电路。在信号处理模块中，采用了可编程逻辑器件FPGA来完成。可编程逻辑器件具有高集成度、高速度、高可靠性、在线可编程（ISP）等特点，所以特别适合于本设计。利用FPGA的可编程性，在FPGA内部划分了各个小模块，各小模块中通过少量的信号进行联系，这样就将比较大的系统转化成许多小的系统，使得设计更加简单，容易验证。本文分析了驱动电路所需要的数据的特点，全彩色灰度级的实现方式，决定把系统划分为视频源截取、RGB格式转化、位平面分离、读SRAM地址发生器、写SRAM地址发生器、读写SRAM选择控制器、灰度实现等模块。 最后利用示波器和SignalTap II逻辑分析仪等工具，对系统进行了联合调试。改进了时序、优化了布局布线，使得系统性能得到了良好的改善。 在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
上传时间： 2013-05-19
上传用户：玉箫飞燕
Scaler是平板显示器件(FPD，Flat Panel Display)中的重要组成部分，它将输入源图像信号转换成与显示屏固定分辨率一致的信号，并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上，采用自上而下(Top-down)的设计方法，给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放，且缩放模式可调，也可以以IP core的形式应用于相关图像处理芯片中。 图像缩放内核是scaler的核心部分，它是scaler中的主要运算单元，完成图像缩放的基本功能，它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣，也是控制芯片成本的关键。因此，本文从缩放内核的结构入手，对scaler的总体结构进行了设计；通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法，并对其计算进行分析和简化，降低了计算的复杂度。FPGA设计中，采用列缩放与行缩放分开处理的结构，使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于：行列缩放可以同时进行，数据处理的可靠性高、速度快：内核结构简单明了,数据缓冲区大小合适，便于设计。此外，本文还介绍了其他辅助模块的设计，包括DVI接口信号处理模块、缩放参数计算与控制模块以及输出信号检测与时序滤波模块。 本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。通过逻辑验证和系统仿真，证明该scaler的设计达到了预期的目标。对于不同分辨率的图像，均可以在显示屏上得到稳定的显示。
上传时间： 2013-05-30
上传用户：xiaowei314
H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法，因此具有优异的压缩性能和极好的网络亲和性，满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算，量化可以通过查表和乘法操作就可以完成，避免了反变换的时候失配问题，没有精度损失；去方块滤波是一种用来去除低码率情况下的每个宏块的块效应，提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手，在算法研究方面设计了一个可视化测试软件，在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现，FPGA可重复使用，设计修改灵活，片内资源丰富，具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理，常用视频压缩标准及其特性以及国内外的研究动态，并对H.264标准基本档次所涉及的核心技术进行了详细介绍，两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上，设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现，并在Altera的软件和开发板上进行了仿真验证；对去方块滤波算法做了软件研究测试，并给出了一种改进的硬件整体结构设计。最后，对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有： 1.查阅相关文献，熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。
上传时间： 2013-04-24
上传用户：lanjisu111
随着现代计算机技术、微电子技术的进一步结合和发展，可编程逻辑技术已成为当前电子设计领域中最具活力和发展前途的技术。通过采用FPGA/EDA技术，对通信卡的PCI接口、E1接口、外部逻辑电路进行集成，并利用目前通用计算机强大的数字信息处理能力，可大大简化CTI硬件的设计，降低制造成本，提高系统可靠性。 据此，本论文提出了基于FPGA/EDA技术的PCI-E1接口设计方法，文中对PCI总线接口、E1接口及两接口的互连等相关技术进行了深入分析，对各功能模块和系统进行了VHDL建模与仿真。 同时，论文还介绍了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平台的设计原理和基于DriverWorks的WDM驱动程序的设计方法。 本论文涉及的软件、硬件系统已经开发、调试完成。测试结果表明：1、论文所研究的PCI接口(主/从设备)在进行配置读/写、I/O读写、存储器读写及总线的猝发数据传送等操作中，各项性能符合PCI2.3规范的要求。 2、论文所研究的E1接口支持成帧和不成帧两种传输方式：在成帧模式下，信息的有效传送速率为31×64Kbit/s；在不成帧的模式下，信息的有效传送速率为2.048Mbit/s。E1输出口各项参数符合CCITT相关规范要求。 3、论文所研究的PCI-E1接口在与现网设备、模块的对接测试中，性能稳定。基于本论文的产品已经正式发布。国内部分厂家已对该产品进行了多方面的综合测试，并计划将其应用到实际的生产和研究中。 本论文对于CTI硬件的设计是一项尝试和革新。测试和应用证明该方法行之有效，符合设计目标，具有较广阔的应用前景。
上传时间： 2013-06-02
上传用户：wpwpwlxwlx
基于手姿态的人机交互是以实现自然的人机交互为研究目标，可提高计算机的可操作性，同时使计算机能够完成更加复杂的任务。而基于ARM的嵌入式系统具有功耗低、体积小、集成度高等特点，嵌入式与具体应用有机地结合在一起，具有较长的生命周期，能够根据特定的需求对软硬件进行合理剪裁。结合嵌入式技术的手姿态跟踪设备能够实时的检测出人机交互系统中人手的位置与角度等数据，并将这些数据及时反馈给计算机虚拟系统来进行人机交互，提高跟踪设备的可靠性和空间跟踪精度。 通过对嵌入式开发过程以及对控制系统构成的分析，确定了手姿态信号输入方案及系统的软硬件总体设计方案。通过对目前流行的众多嵌入式处理器的研究、分析、比较选择了S3C2440处理器作为系统开发硬件核心，详细介绍了S3C2440的相关模块的设计，包括存储单元模块、通信接口模块、JATG接口电路。同时设计了系统的外围电路像系统时钟电路、电源电路、系统复位电路。 选择更适合于ARM开发的Linux系统作为软件开发平台。实现了Linux系统向开发板的移植、Bootloader的启动与编译、设备驱动程序的开发；根据手姿态信号输入方案系统采用分模块、分层次的方法设计了系统的应用程序——串口通信程序及手姿态识别子程序。通过分析常用的手姿态识别算法，系统采用基于神经网络的动态时间规整与模板匹配相结合的动态手姿态识别算法。并依据相应的软硬件测试方法对系统进行了分模块调试及系统的集成。
上传时间： 2013-07-11
上传用户：songyuncen
嵌入式系统发展到今天，应用越来越复杂，功能越来越强大，这就使得我们在嵌入式开发中必须加入对操作系统的支持，由此，产生了Bootloader的应用。作为嵌入式系统中的启动模块，Bootloader的作用就是引导和加载操作系统内核镜像。Bootloader的设计与移植工作已经成为嵌入式系统开发中的重要环节。 在实际的嵌入式系统开发项目中，人们经常选择移植通用Bootloader，例如U-Boot到自己的目标板。U-Boot虽然支持多种嵌入式操作系统和处理器架构，功能设置高度灵活，设备驱动丰富，但U-Boot代码组织结构过于庞大，启动流程机理和文件间的依赖关系复杂，这使得采用U-Boot进行Bootloader的开发往往会不得要领；另一方面，嵌入式系统是资源受限的，为了更好的适应市场，嵌入式产品的开发极其重视成本。以U-Boot-1．1．4来说，其源代码大小就有38．4M，移植后生成的可执行bin文件一般也要500K以上，这对于宝贵的Flash资源来说无疑是种浪费。 论文以ARM内核处理器应用为切入点，设计了一种小型ARMBootloader-MicroBootloader。在理论上，通过对Bootloader的分析，总结了其主要功能、启动过程，提出了Bootloader设计的典型框架，并按照这一典型框架对MicroBootloader进行了总体设计。在实现上，采用模块化设计原则组织源文件，使得整个MicroBootloader组织结构清晰简洁，便于维护与扩展，方便针对不同硬件平台的移植进行修改。 论文的创新点在于做到了代码量大小与功能的平衡。整个文件组织只有37个文件，代码总计为208K，生成的可执行bin文件仅35K。通过实验验证，MicroBootloader完全能够完成Bootloader的基本功能，其扩展功能也能实现下载操作系统镜像，并让其在目标板上成功运行，具有一定的现实意义和后续应用开发价值。
标签： Bootloader ARM 内核
上传时间： 2013-04-24
上传用户：qweqweqwe
近年来，随着现代社会对军用和民用设备需求的不断扩大及要求的不断提高，运动目标的识别和跟踪技术已经迅速发展成为现代信息处理领域中一项非常重要的技术，并在许多领域内发挥着不可替代的作用，但是在面向应用的目标跟踪系统却不尽如人意，不能很好的满足应用的要求。 本文简述了传统的基于桌面PC机的目标跟踪系统实现方法。目标跟踪具有两个突出的特点，一是计算数据量大，一是对处理速度要求高。传统上，运动目标跟踪系统的实现是基于桌面PC机，但工业应用的快速发展使传统的目标跟踪系统越来越不能满足应用的需要。 本文提出了一种基于ARM嵌入式平台的目标跟踪解决方案。研究了如何将嵌入式平台和目标跟踪结合起来，并对系统的设计思想和设计方法进行了详述。首先进行了功能分析和总体设计，分析了将嵌入式平台作为目标跟踪解决方案的关键性问题，包括采用ARM嵌入式平台的必要性，系统框架的设计，对于嵌入式处理器和操作系统的选择：然后在总体设计的基础上完成了系统的设计，包括软硬件平台的设计，完成了BootLoader的设计，Linux内核的定制，USB摄像头驱动程序的设计和OpenCV视觉库的建立；最后分析了目标跟踪的过程，利用背景差法实现了运动的检测，提取了行人的特征，利用Mean-Shift算法实现了对运动目标的跟踪。 本文提出的基于嵌入式平台的目标跟踪系统的应用潜力巨大，有待进一步的研究和探索。在论文最后对研究进行了总结和展望，提出了未来的研究方向。
上传时间： 2013-05-27
上传用户：qiao8960
发电机是电力系统的关键设备，如何有效监测发电机的工作状态一直是电力部门研究的重要课题之一。发电机可以正常工作，其中绝缘体部分起着不可或缺的作用，以前的发电机绝缘体监测系统都存在着一些不足，比如精度低，适用范围窄等。基于此原因，本文介绍了FJR装置，它可以用来监测发电机绝缘体是否出现过热或老化的情况，为发电机的安全运行提供了保障。该装置具有很高的灵敏度，可适合于空冷、水冷等不同发电机。整个检测系统分为气路和电路两部分，气路部分负责将发电机绝缘体的状况转化成电流信号，而电路部分负责对这些电流信号进行处理。文中将FJR系统的气路部分等效为一个黑盒子，而重点介绍其电路部分。电路部分主要的功能是采集从气路传送过来的两路电流信号，并进行计算和分析，决定是否报警，同时将采集到的数据和分析的结果定性地显示给工作人员。 本文第一章介绍了课题的研究背景，并在此基础上提出了课题的必要性和研究方向；第二章从整体入手，对监测系统的功能进行了分析，明确了要实现的功能和目标，并提出了使用ARM做上位机，负责系统控制和界面显示，DSP做下位机负责信号的采集和计算；后面几章则分别介绍了系统的各个模块；第三章主要介绍嵌入式系统及其软件开发，包括系统的设计以及各个功能的实现，比如串口通信、CF卡存储等等，从本章中可以了解到系统的界面显示内容和键盘操作步骤；第四章介绍了负责信号采集和计算的DSP系统，并且详细介绍了实现各项功能时所用到的外部设备，包括RTC时钟，AD采样芯片等；本章接下来阐述了DSP和ARM两个模块如何通过双口RAM实现通信以及通信帧的格式；第五章介绍了系统中的一些硬件电路，包括模拟放大器等，使得读者可以更全面地了解本系统，同时在本章作者还总结了一些电路板设计的心得和体会。论文最后一章对本文所做的工作进行了总结，指出了需要改进之处，也指明了以后进一步研究的任务和方向。
上传时间： 2013-04-24
上传用户：Pzj
在钢铁制造工业中，高温熔化状态钢水中的钢渣检测问题是一直以来未能很好解决的难题，钢渣是钢铁冶炼过程中的副产品，钢渣本身会直接降低铸坯质量进而影响生产出的钢材质量，另外钢渣也会破坏钢铁连铸生产连续性给钢厂效益带来负面效应。因此连铸过程中钢渣检测是一个具有较大生产实际意义的研究课题。 本文以钢包到中间包敞开式浇注过程中，保护浇注后期移除长水口后浇注过程中的钢水下渣检测为研究对象。在调研了国内外下渣检测技术与下渣检测设备的应用情况后，提出了一套将嵌入式技术与红外热像检测技术相结合的钢水下渣检测系统的解决方案，并搭建了系统的原型：硬件系统平台以红外热像探测器为系统的传感器，以ARM7嵌入式微处理器与DSP数字信号处理器为系统运算处理核心；软件系统平台包含基于在ARM7上移植的μC/OS-Ⅱ嵌入式操作系统构建的嵌入式应用程序，以及基于DSP各类支持库的嵌入式应用程序。该下渣检测系统设计方案具有非接触式检测、低成本、系统自成一体、直观显示钢水注液状态、量化钢渣含量等特点，能够协助现场工作人员检测和判断下渣，有效减少连铸过程中钢包到中间包的下渣量。 本文首先，介绍了课题研究的背景，明确了研究对象，分析了连铸过程中的钢水下渣问题，调研了现有的连铸过程中钢包到中间包的钢水下
上传时间： 2013-05-25
上传用户：断点PPpp
