用vhdl硬件语言实现数字调制系统基带码发生器
用vhdl硬件语言实现数字调制系统基带码发生器...
用vhdl实现数字钟技术资料
📦 资源总数：102302
💻 源代码：119040
掌握VHDL编程艺术，通过本标签页深入学习如何利用VHDL实现数字钟设计。这里汇聚了102302份精选资源，覆盖从基础到高级的VHDL代码示例、项目案例及教学视频，适用于FPGA开发板实践。无论是初学者还是经验丰富的工程师，都能在此找到激发灵感、提升技能所需的一切。立即加入，开启您的数字逻辑设计之旅，让时间管理更加精准高效！
🔥 用vhdl实现数字钟热门资料
查看全部102302个资源 »这是用VHDL语言编写的数字钟。可以设置时分秒
这是用VHDL语言编写的数字钟。可以设置时分秒，还可以整点报时。...
用VHDL开发的数字钟资料 完整的实验代码
用VHDL开发的数字钟资料 完整的实验代码...
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序...
用CPLD设计实现一个具有预置数的数字钟
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n...
💻 用vhdl实现数字钟源代码
查看更多 »📂 用vhdl实现数字钟资料分类