支持4到16bit 的m序列的MATLAB源码。输入寄存器长度M_Len，输出2.^M_Len-1长度的寄存器状态值向量
上传时间： 2013-12-20
上传用户：xymbian
BLDC无刷电机的C控制源码，5部分组成：1.bldc.c 2.ac.c 3.wm.c 4.hsensor.c 5.timer1.c 和a header file (bldc.h)
上传时间： 2014-11-03
上传用户：13160677563
ARM9的S3C2410的NORFLASH实验源码，包含ADS1.2实验中的整个工程和源码
上传时间： 2016-05-18
上传用户：as275944189
内存注册机masm源码，内存注册机的工作原理及masm源码 ［编程工具］masm32(9.00)＋RadAsm2.2.0.9 ［调试工具］OD1.10 ［调试平台］WinXP/SP2
上传时间： 2013-12-25
上传用户：gtzj
Xilinx公司PCI源码，可直接使用。完全兼容PCIv2.2
上传时间： 2019-03-08
上传用户：yyyfzx
基于TMS320F2812 光伏并网发电模拟装置PROTEL设计原理图+PCB+软件源码+WORD论文文档,硬件采用2层板设计，PROTEL99SE 设计的工程文件，包括完整的原理图和PCB文件，可以做为你的学习设计参考。 摘要：本文实现了一个基于TMS320F2812 DSP芯片的光伏并网发电模拟装置，采用直流稳压源和滑动变阻器来模拟光伏电池。通过TMS320F2812 DSP芯片ADC模块实时采样模拟电网电压的正弦参考信号、光伏电池输出电压、负载电压电流反馈信号等。经过数据处理后，用PWM模块产生实时的SPWM 波，控制MOSFET逆变全桥输出正弦波。本文用PI控制算法实现了输出信号对给定模拟电网电压的正弦参考信号的频率和相位跟踪，用恒定电压法实现了光伏电池最大功率点跟踪（MPPT），从而达到模拟并网的效果。另外本装置还实现了光伏电池输出欠压、负载过流保护功能以及光伏电池输出欠压、过流保护自恢复功能、声光报警功能、孤岛效应的检测、保护与自恢复功能。系统测试结果表明本设计完全满定设计要求。关键词：光伏并网，MPPT，DSP Photovoltaic Grid-connected generation simulator Zhangyuxin，Tantiancheng，Xiewuyang(College of Electrical Engineering, Chongqing University)Abstract: This paper presents a photovoltaic grid-connected generation simulator which is based on TMS320F2812 DSP, with a DC voltage source and a variable resistor to simulate the characteristic of photovoltaic cells. We use the internal AD converter to real-time sampling the referenced grid voltage signal, outputting voltage of photovoltaic, feedback outputting voltage and current signal. The PWM module generates SVPWM according to the calculation of the real-time sampling data, to control the full MOSFET inverter bridge output sine wave. We realized that the output voltage of the simulator can track the frequency and phase of the referenced grid voltage with PI regulation, and the maximum photovoltaic power tracking with constant voltage regulation, thereby achieved the purpose of grid-connected simulation. Additionally, this device has the over-voltage and over-current protection, audible and visual alarm, islanding detecting and protection, and it can recover automatically. The testing shows that our design is feasible.Keywords: Photovoltaic Grid-connected，MPPT，DSP 目录引言 11. 方案论证 11.1. 总体介绍 11.2. 光伏电池模拟装置 11.3. DC-AC逆变桥 11.4. MOSFET驱动电路方案 21.5. 逆变电路的变频控制方案 22. 理论分析与计算 22.1. SPWM产生 22.1.1. 规则采样法 22.1.2. SPWM 脉冲的计算公式 32.1.3. SPWM 脉冲计算公式中的参数计算 32.1.4. TMS320F2812 DSP控制器的事件管理单元 42.1.5. 软件设计方法 62.2. MPPT的控制方法与参数计算 72.3. 同频、同相的控制方法和参数计算 8
标签： tms320f2812 光伏 并网发电 模拟 protel pcb
上传时间： 2021-11-02
上传用户：
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz时钟 input rst_n //复位信号，低电平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; reg[2:0] write_state;reg[2:0] next_write_state;reg[2:0] read_state;reg[2:0] next_read_state;reg[15:0] w_data; //FIFO写数据wire wr_en; //FIFO写使能wire rd_en; //FIFO读使能wire[15:0] r_data; //FIFO读数据wire full; //FIFO满信号 wire empty; //FIFO空信号 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///产生FIFO写入的数据always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 开始写FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO满 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///产生FIFO读的数据always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO满, 开始读FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
上传时间： 2021-12-19
上传用户：20125101110
ZIGBEE CC2530 按键无线控制台灯和LED灯继电器软件工程源码+说明文档按键无线控制台灯和LED 灯-继电器1.实验目的1) 通过实验掌握CC2530 芯片GPIO 的配置方法2) 掌握继电器模块的使用2.实验设备硬件：PC 机一台ZB2530（底板、核心板、USB 线） 、网关开发板仿真器一个台灯、继电器一个软件：2000/XP/win7 系统，IAR 8.10 集成开发环境1 路继电器模块,低电平触发,购买时请选5V 或者兼容3.3V 的继电器，买图片中的也可正常使用。接线方式(本实验是接在J9 上)：1)、VCC:接电源正极2)、GND:接电源负极3)、IN: 信号输入端（本实验使用P04）自己购买的模块请仔细核对一下引脚，确保连接正确。
上传时间： 2022-05-03
上传用户：20125101110
ASR M08-B设置软件 V3.2 arduino 2560+ASRM08-B测试程序 arduino UNO+ASRM08-B测试程序语音控制台灯电路图及C51源码(不带校验码) 继电器模块设置。 ASR M08-B是一款语音识别模块。首先对模块添加一些关键字，对着该模块说出关键字，串口会返回三位的数，如果是返回特定的三位数字，还会引起ASR M08-B的相关引脚电平的变化。【测试】①打开“ASR M08-B设置软件 V3.2.exe”。②选择“串口号”、“打开串口”、点选“十六进制显示”。③将USB转串口模块连接到语音识别模块上。接线方法如下：语音模块TXD --> USB模块RXD语音模块RXD --> USB模块TXD语音模块GND --> USB模块GND语音模块3V3 --> USB模块3V3（此端为3.3V电源供电端。）④将模块的开关拨到“A”端，最好再按一次上面的大按钮（按一次即可，为了确保模块工作在正确的模式）。⑤对着模块说“开灯”、“关灯”模块会返回“0B”、“0A”，表示正常(注意：0B对应返回值010，0B对应返回值010，返回是16进制显示的嘛，设置的时候是10进制设置的)。
标签： ASR M08-B
上传时间： 2022-07-06
上传用户：aben
VIP专区-嵌入式/单片机编程源码精选合集系列（6）资源包含以下内容：1. vmware使用简介.2. 串行设备驱动开发笔记.3. 44b0x开发板源代码.4. 基于8051嵌入式系统的GPRS终端实现..5. 嵌入式系统下语音压缩编码g.729.6. 自动完成寄存器配置的44b0定时中断和ADC程序.7. 用IO口模拟串口.8. ks8695网络处理器资料汇编。.9. 44b0x 1 program.10. msp430驱动ad9853.11. 射频卡读写器.12. sunplus miniOS 文档.13. Minios153 的源代码.14. 基于8019的c8051f的tcpip源程序.15. 轻量级TCP/IP协议栈最新版本.16. ATmega103、ATmega128做的开发板web server源码.17. webserver文件.18. 嵌入式TCP/IP协议栈.19. AT90S8515驱动液晶显示.20. 使用汇编语言实现A口的输出.21. 小喇叭就可以发出救护车的声音.22. lcd12864手册.23. sdt2.51的使用手册(英文).24. PS／2接口C语言通信函数库设计.25. 这段代码用嵌入式汇编写成,md5最为核心的部分用汇编写成,具有很高的运算速度,比C代码快将近两倍.26. 清华魏永名miniGUI dos下的源码.27. 液晶自模点阵提取软件.28. 本程序实现的是液晶显示.29. 模拟异步串行通信.30. SJA1000驱动程序（分别用C&ASM书写）.31. linBUS驱动原码.32. 对norflash进行擦初、编程的源码.33. 对nand_flash的擦除、编程算法源码.34. uc/fs文件系统.35. fpga实用倍频电路.36. TMS320VC5509 EVM技术资料.37. C6211DSK板原理图.38. mpc860中断管理及其实例代码.39. MPC860中文培训教材.40. 嵌入式键盘体系源码.
标签： 计算机组成原理
上传时间： 2013-05-22
上传用户：eeworm
