📚 混频器技术资料

MAX7044是基于晶振PLL 的VHF/UHF发射器芯片

MAX7044是基于晶振PLL 的VHF/UHF发射器芯片，在300 MHz～450 MHz频率范围内发射OOK/ASK数据，数据速率达到100 kbps，输出功率+13 dBm(50Ω负载)，电源电...

📅 2017-05-06

分频器在数字中占有很重要的地位

分频器在数字中占有很重要的地位，本文详细解析了奇偶分频的算法！以及小数分频的算法！是一个难得的汇总，还有举例供参考！...

📅 2013-12-23

介绍了各种分频器的设计

介绍了各种分频器的设计，VHDL描述。包括偶数分频器，奇数分频器，办整数分频器...

📅 2017-05-18

参数化分频器

参数化分频器，以5为例，能很方便的扩展到参数N...

📅 2017-05-25

半整数分频器的实现（verilog）

半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！...

📅 2014-08-20

此为EDA设计的分频器模块。可以实现三种不同的频率信号

此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小...

📅 2013-12-22

标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (...

📅 2014-01-12

分频器的vhdl描述

分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频...

📅 2014-01-16

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性...

📅 2014-11-29

verilog实现的奇数分频器 针对任何规模的奇数分频

verilog实现的奇数分频器 针对任何规模的奇数分频...

📅 2017-06-19