FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用...
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用...
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。...
一款简易的示波器程序,通过232串口输入16进制数据就可以显示相应的波形。是没有示波器开发人员不可多得的实用工具...
把I、Q 两路信号分别作FFT ,找出频域内信号的幅度,即可算得两路分量的幅度一 %致性 把I、Q两路信号合成一个复数信号,作FFT ,对得到的频谱求镜像抑制比。...
示波器的使用教程,非常适合硬件工程师学习。在调试高速电路板的时候,一台示波器是你的好帮手。没有它你什么也干不了。花点时间学习一下示波器吧。...
C8051F020+RA8835 I/O口控制 中英文混合显示...
对示波器采集数据进行AR谱估计,并进行功率误差分析...
清华大学不确定规划教材中的用遗传算法训练神经元网络的混合智能算法1...
清华大学不确定规划教材中的用遗传算法训练神经元网络的混合智能算法2...
时域的瑞利衰落信道的估计研究,喜欢的可以...