TMS320F2812对外扩16位AD转换器
TMS320F2812对外扩16位AD转换器,ADS8381的操作源代码...
TMS320F2812对外扩16位AD转换器,ADS8381的操作源代码...
三位全加器的源代码,和测试代码,用Verilog HDL实现的!...
这是一个4位全加器,用一个1位半价做的一位全加,然后做成的四位半加。...
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][...
16位锁存器,此程序通过quartusII软件调试通过...
用VHDL语言采用串行方法实现用1位全加器实现4位全加器...
16位数字相关器,通过4个4位相关器和两级加法电路组成...
无级 变 速 器又称CVT( continuouslyv ariable transmission,CV T),其速比可以连续变化,使用 这种变速器,可有效地利用发动机的性能,使发动 机与传动系...
VHDL实现四位全加器,适合初学者,源程序下载...
VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等...