电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上传时间： 2013-10-21
上传用户：huql11633
MSP430浮点库
上传时间： 2015-01-08
上传用户：水口鸿胜电器
verilog浮点乘发器，特定数据结构，指数底为10
上传时间： 2013-12-20
上传用户：chenbhdt
verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline
上传时间： 2013-12-24
上传用户：ljmwh2000
verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline
上传时间： 2013-12-27
上传用户：thinode
verilog浮点乘发器，特定数据结构，指数底为10
上传时间： 2014-01-26
上传用户：dengzb84
c语言浮点乘发器，特定数据结构，指数底为10
上传时间： 2015-02-07
上传用户：comua
ADI BF 16位定点DSP的快速浮点仿真的汇编代码
上传时间： 2013-12-12
上传用户：zycidjl
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上传时间： 2015-02-22
上传用户：ommshaggar
