文档是关于自适应信号处理算法研究及FPGA实现的文章
文档是关于自适应信号处理算法研究及FPGA实现的文章,...
文档是关于自适应信号处理算法研究及FPGA实现的文章,...
fpga-jpeg-verilog在fpga平台使用verilog语言进行jpeg算法实现...
CPLD在交流电机控制系统中的测速应用,里面有一段程序,希望有帮助...
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。...
基于FPGA加密芯片设计论文(AES和DES算法)...