这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
标签： multisim 8421 BCD 编写
上传时间： 2016-09-17
上传用户：kelimu
组合电路的设计8位加法器设计(ADD8.vhd)
标签： ADD vhd 组合电路 8位
上传时间： 2016-10-13
上传用户：gonuiln
用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容
标签： vhdl 语言 并行 加法器
上传时间： 2016-10-27
上传用户：xg262122
cpld/fpga常用加法器设计的verilog程序
标签： verilog cpld fpga 加法器
上传时间： 2016-11-05
上传用户：fhzm5658
精通verilog HDL语言编程源码之1--常用加法器设计
标签： verilog HDL 语言编程 源码
上传时间： 2014-12-03
上传用户：hopy
超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器
标签： 进位 加法器 数字设计
上传时间： 2016-11-23
上传用户：fredguo
8位乘8位的流水线乘法器，采用Verilog hdl编写
标签： 8位 流水线 乘法器
上传时间： 2014-01-26
上传用户：kristycreasy
加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
标签： 加法器 二进制数 二进制 运算
上传时间： 2016-12-29
上传用户：lx9076
1、汇编课程设计 2、包括如下：（1）、简单文件管理 （2）、学生成绩管理 （3）、简单加法器 3、文档中附有代码
标签： 汇编 文件管理 加法器 代码
上传用户：aappkkee
实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和
标签： 加法器
上传时间： 2017-01-02
上传用户：baiom
