这个是带输入的加法器vhdl代码,是带有输入端和进位的.
上传时间： 2013-11-30
上传用户：gxf2016
这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
上传时间： 2014-01-03
上传用户：klin3139
测试向量波形产生：VHDL实例---加法器源程序
上传时间： 2013-12-04
上传用户：225588
B样条插值，基于散乱数据的B样条插值基本算发。做的动态链接库。
标签： 插值
上传时间： 2015-05-07
上传用户：skhlm
Chipcon CC2420 reference design w/PA board rev B CC2420_w_PA_PCB.ZIP FABRICATION.PHO - fabrication drawing COPPER1.PHO - copper layer #1 (top side) COPPER2.PHO - copper layer #2 (inner ground plane) COPPER3.PHO - copper layer #3 (inner power plane) COPPER4.PHO - copper layer #4 (bottom side) TOPMASK.PHO - top side solder mask BOTTOMMASK.PHO - bottom side solder mask NCDRILL.DRL - drill data file NCDRILL.LST - drill list NCDRILL.REP - drill report
标签： 2420 FABRICATION reference fabricati
上传时间： 2015-05-12
上传用户：xc216
基于B/S架构的汽车俱乐部管理系统的开发— 旅行服务的源代码，值得一看啊
上传时间： 2014-01-11
上传用户：stewart·
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间： 2015-05-13
上传用户：我们的船长
vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
上传时间： 2015-05-13
上传用户：天涯
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
标签： 加法器
上传时间： 2013-12-24
上传用户：aix008
本系统是基于B/S结构的客户关系管理系统. 测试管理员和密码是super 用户名super 密码super 前台和后台是一次性同时登陆的 系统工能介绍: 客户管理---------- 添加客户 客户列表 分组 联系人列表 行动管理 ----------- 联系活动 日历 销售管理 ----------- 机会 销售 销售明细 产品管理 ----------- 产品 进货 进货明细 库存 库存调整 反馈管理 ----------- 服务反馈 费用管理----------- 费用 系统设置----------- 系统参数设置 客户分组管理说明 客户 大客户 重要客户 特殊客户 潜在用户 有潜力 一般 合作客户 垃圾客户
上传时间： 2013-12-13
上传用户：asddsd
