此函数为matlab函数，可以用来绘制出任意函数的包迹线。
上传时间： 2017-08-20
上传用户：talenthn
随着现在物流技术的成熟和目前知识型劳动力的发展，传统意义上的仓库管理与运输系统由于其库存统计复杂繁琐、运输效率低下等原因，已经渐渐不能适应时代的发展。本课题以学校实验室仓库为背景，设计一套基于QR二维码的自动化立体仓库管理与AGV运输系统，一方面解决目前实验室仓库管理的繁琐性和低效性；另一方面大大降低系统开发成本，使得该系统能为中小型立体仓库所使用。 本系统的研究内容主要包括二维码生成器、仓库管理系统以及AGV运输系统。二维码生成器主要用于仓库管理的前期准备工作，将需要入库的详细物品信息存储到二维码图片，依据QR码的结构特性和编码流程采用Qt5.3为开发软件，设计一套界面良好、方便录入和准确率高的二维码生成与打印系统；仓库管理系统是整个自动化立体仓库的核心控制系统，负责物品的盘点以及出入库调度操作。在对实验室仓库管理的功能需求深入分析的基础上，对系统进行整体架构设计并对各个关键模块和数据库进行详细设计，采用MySQL数据库以及Qt5.3为软件开发系统，对系统的功能进行实际实现；AGV运输系统是整个系统的执行结构，采用STC12C5410AD单片机为主控芯片，利用其AD采集、PWM信号发生模块和高速SPI接口，完成了主控板电路、PWM驱动器、无线通讯和工位检测模块的硬件设计，并利用keil开发调试工具，采用模块化的设计方式，完成AGV系统软件设计。 最后搭建整个系统的实验平台，在室内铺设模拟现场环境的导引路径，对各个模块单独测试的基础上进行系统整体联调。实验表明，二维码生成器准确率与纠错能力强，仓库管理系统基本信息管理、库存统计和出入库管理功能正常，AGV接收上位机调度指令自动循迹行走与定点停止，整个系统满足自动化立体仓库的出入库调度和监管要求，基于QR码的自动化管理与AGV运输系统对中小型自动化立体仓库的后续开发与应用有着重要的意义。
标签： AGV控制器
上传时间： 2022-05-28
上传用户：trh505
此文件是DW1000模块官方程序源码的结构说明书，可以让大家在理解官方例程上起到很大帮助。
上传时间： 2022-07-26
上传用户：jason_vip1
Ascii码的8*8点阵数据，竖着排的。 code unsigned char asc5x8dot[96][5]={//ASC码0x20~0x7f
上传时间： 2013-04-24
上传用户：HGH77P99
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
循环码是实际差错控制系统中常用的编码方案，具有检错纠错能力强、实现方便等特点。本文在理论分析循环码编码和译码基本原理的基础上，提出了基于单片机系统的（7，4）循环码软件实现编码、译码的方案。
上传时间： 2013-07-21
上传用户：sc965382896
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
本文以符号多项式理论为基础，从理论上论证了任意长度比特组合的CRC校验码的并行算法，提出了并行CRC计算的数学模型，并且以8位二进制序列(即一个字节)为例，介绍了利用此数学模型计算校验码的方法，最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析，表明文中所提并行CRC算法的关键路径延迟和硬件面积都得到了优化，以Top-Down设计方法给出了一种HDLC协议控制器的设计方案，用VHDL语言进行了行为级描述，采用Xilinx公司的FPGA产品进行实现。
上传时间： 2013-06-09
上传用户：s363994250
基于FPGA的Turbo码编译码器实现基于FPGA的Turbo码编译码器实现
上传时间： 2013-06-13
上传用户：ippler8
