基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述 9.6.8 脉冲高低电平持续时间测量的硬件实现
标签： Verilog-HDL 低电平 9.6 时间测量
上传时间： 2013-11-30
上传用户：chenlong
这是一个全面实现超宽带通信系统的matlab实现的仿真，还不错的
上传时间： 2015-09-16
上传用户：851197153
完成超宽带系统中信号的生成，以及整个过程，并且统计出了误码率，并和理论之进行了比较
上传时间： 2014-01-13
上传用户：banyou
EasyJF开源Blog系统是一个由EasyJF开源团队组织开发的基于Java平台的开源博客系统。当前Blog已经实现了基本的基本的博客的书写、流量统计、排名、个人像册、RSS、支持自定义模板、静态html文件生成、权限系统、积分系统等功能。另外还将加入博客圈、音乐、专题等功能及更强大的权限系统支持。系统使用基于OO的方法设计，采用多层B/S构架，数据库持久层使用EasyDBO，Web层使用EasyJWeb框架，java代码与页面完全分离，易扩展。
上传时间： 2014-11-29
上传用户：拔丝土豆
统计http://www.sohu.cn/页面中有多少个静态的超链接，用perl语言实现
上传时间： 2014-01-24
上传用户：kbnswdifs
应用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ开发软件设计数字系统,能够显著增强设计的灵活性,提高产品的性能,减轻设计的工作量,缩短设计周期。传统的“固定功能集成块+连线”的设计方法正逐步地缩小应用范围,而基于芯片的设计方法正成为电子系统设计的主流。ＶＨＤＬ语言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ开发软件已成为设计复杂数字电路系统的重要工具。
上传时间： 2014-12-08
上传用户：Yukiseop
周期性脉冲作用下放电测量的期刊论文，国内外观与这方面的文章较少。
上传时间： 2014-01-16
上传用户：wangchong
正交线性判别分析（Orthogonal Linear Discriminant Analysis），可以用于数据降维上面。
标签： Discriminant Orthogonal Analysis Linear
上传时间： 2015-09-22
上传用户：caixiaoxu26
MSP430F2013的超低功耗运动检测仪功能描述
上传时间： 2014-11-05
上传用户：小草123
传输参考TH－PPM调制超宽带信号的功率谱密度计算
上传时间： 2013-12-10
上传用户：JasonC
