由于CMOS器件静电损伤90%是延迟失效，对整机应用的可靠性影响太大，因而有必要对CMOS器件进行抗静电措施。本文描述了CMOS器件受静电损伤的机理，从而对设计人员提出了几种在线路设计中如何抗静电，以保护CMOS器件不受损伤。
上传时间： 2013-11-05
上传用户：yupw24
数字集成电路及应用
标签： 数字集成电路
上传时间： 2013-10-14
上传用户：ikemada
本电路针对过程控制应用提供一款完全可编程的通用模拟前端(AFE)，支持2/3/4线RTD配置、带冷结补偿的热电偶输入、单极性和双极性输入电压、4 mA至20 mA输入，串行控制的8通道单刀单掷开关ADG1414用于配置选定的测量模式。
上传时间： 2013-10-23
上传用户：taozhihua1314
证券模拟实验室工作人员日常行为准则1、 必须注意环境卫生。禁止在实验室、办公室内吃食物、抽烟、随地吐痰；对于意外或工作过程中污染实验室地板和其它物品的，必须及时采取措施清理干净，保持实验室无尘洁净环境。 2、 必须注意个人卫生。工作人员仪表、穿着要整齐、谈吐文雅、举止大方。 3、 实验室用品要各归其位，不能随意乱放。 4、 实验室应安排人员值日，负责实验室的日常整理和行为督导。 5、 实验室的防晒、防水、防潮，维持实验室环境通爽，注意天气对实验室的影响，雨天应及时主动检查和关闭窗户、检查去水通风等设施。 6、 实验室内部不应大声喧哗、注意音响音量控制、保持安静的工作环境。 7、 坚持每天下班之前将桌面收拾干净、物品摆放整齐。
上传时间： 2013-12-30
上传用户：shanxiliuxu
闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路
上传时间： 2013-10-20
上传用户：缥缈
模拟乘法器在运算电路中的应用 8.6.1 乘法运算电路 8.6.2 除法运算电路 8.6.3 开方运算电路
上传时间： 2013-10-10
上传用户：270189020
Construction Strategy of ESD Protection CircuitAbstract： The principles used to construct ESD protection on circuits and the basic conceptions of ESD protection design are presented.Key words：ESD protection/On circuit, ESD design window, ESD current path1 引言静电放电（ESD，Electrostatic Discharge）给电子器件环境会带来破坏性的后果。它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，互补金属氧化物半导体（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不断缩小，金属氧化物半导体(MOS, Metal-Oxide Semiconductor)的栅氧厚度越来越薄，MOS 管能承受的电流和电压也越来越小，因此要进一步优化电路的抗ESD 性能，需要从全芯片ESD 保护结构的设计来进行考虑。
标签： Construction Strategy ESD of
上传时间： 2013-11-09
上传用户：Aidane
I.1 IntroductionI.2 Analog Integrated Circuit DesignI.3 Technology OverviewI.4 NotationI.5 Analog Circuit Analysis Techniques
上传时间： 2013-10-29
上传用户：jokey075
20个经典模拟电路
标签： 模拟电路
上传时间： 2013-10-13
上传用户：jshailingzzh
华为模拟和混合信号电路设计培训讲义
上传时间： 2013-11-11
上传用户：风行天下
