一种基于锁相环的数字频率合成器的设计
一种基于锁相环的数字频率合成器的设计...
一种基于锁相环的数字频率合成器的设计...
c8051120锁相环,定时器3的初始化和使用...
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术...
这是锁相环芯片MC145170程序,单片机是用at89s52的...
在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字仿真模型。...
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太...
一阶全数字锁相环VERLOGIC程序代码,调试通过。...
介绍了数字锁相环的3种设计方法,并对各自的工作原理做了详细分析。...
微分器:利用数字锁相环进行位同步信号提取的关键模块...
基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案...