欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
微分器:利用数字锁相环进行位同步信号提取的关键模块
微分器:利用数字锁相环进行位同步信号提取的关键模块
VHDL/FPGA/Verilog
124 K
134 次下载
2014-09-10
资源详细信息
文件格式
RAR
文件大小
124 K
资源分类
VHDL/FPGA/Verilog
上传者
ok34090512
发布时间
2014-09-10 03:00
下载统计
134
次
所需积分
2 积分
微分器:利用数字锁相环进行位同步信号提取的关键模块 - 资源详细说明
微分器:利用数字锁相环进行位同步信号提取的关键模块
微分器:利用数字锁相环进行位同步信号提取的关键模块 - 源码文件列表
本资源包含 69 个源码文件
支持在线预览,点击文件名即可查看
1
weifenqi.fit.rpt
查看源码
2
weifenqi.map.rpt
查看源码
3
weifenqi.flow.rpt
查看源码
4
weifenqi.bdf
查看源码
5
weifenqi.tan.summary
查看源码
6
weifenqi.vwf
查看源码
7
weifenqi.map.summary
查看源码
8
weifenqi.sof
查看源码
9
yicunqi.bdf
查看源码
10
weifenqi.done
查看源码
11
weifenqi.qsf
查看源码
12
weifenqi.qpf
查看源码
13
weifenqi.tan.rpt
查看源码
14
weifenqi.sim.rpt
查看源码
15
weifenqi.fit.smsg
查看源码
查看完整源码列表 (共 69 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 微分器:利用数字锁相环进行位同步信号提取的关键模块
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#微分器
#数字锁相环
#位同步
#信号提取
相关VHDL/FPGA/Verilog资源推荐
1
微分器
:利用
数字锁相环
进行
位同步
信号提取
的关键模块
微分器:利用数字锁相环进行位同步信号提取的关键模块...
2014-09-10
134 次
1218 浏览
2
基于FPGA的锁相环
位同步
提取电路设计
帮助开发者快速掌握基于FPGA的锁相环位同步提取电路设计方法,提升数字通信系统中的信号处理能力。深入解析实现原理与优化技巧,适用于高速数据传输场景。...
2026-01-21
1 次
34 浏览
3
位同步
信号提取
实验
1.掌握用数字环数字锁相环提取位同步信号的原理及其对信息代码的要求。 2.掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。 ...
2023-11-25
5 次
3999 浏览
4
一种快速捕获
数字锁相环
位同步
器
一种快速捕获数字锁相环位同步器 核r 部分是一个单片机系统。 文中介绍j同步器的构成、I作原理及数字锁相环的快速捕获r陛能等技术指标...
2023-11-25
4 次
2147 浏览
5
利用自相关函数进行数据同步
利用自相关函数进行数据同步,解决了盲同步不准确的情况...
2015-05-17
134 次
1117 浏览
6
微弱信号时间序列的偏相关系数提取与模式分类
微弱信号时间序列的偏相关系数提取与模式分类...
2016-05-18
37 次
1066 浏览
7
视频同步信号的提取
在标准的ITU656视频信号中,同步信息包含在8bit视频流中,如上图所示,是一行视频信息的格式图, S3c2440的camera视频驱动只支持ITU601,需要对视频信号进行同步信号的提取。其中FF...
2023-12-05
3 次
3641 浏览
8
linux 下的进程同步 利用线程控制函数进行线程同步 主要利用信号
linux 下的进程同步 利用线程控制函数进行线程同步 主要利用信号...
2015-06-08
129 次
1135 浏览
9
利用VB与SQL进行数据库的链接,提取相关数据
利用VB与SQL进行数据库的链接,提取相关数据...
2013-12-13
25 次
1090 浏览
10
使用VHDL语言进行设计DPLL(
数字锁相环
)的相关文件
使用VHDL语言进行设计DPLL(数字锁相环)的相关文件...
2013-12-25
83 次
1095 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源