软件无线电DDC(数字下变频)系统作为前端ADC与后端通用DSP器件之间的桥梁，通过降低数据流的速率，把低速数据送给后端通用DSP器件进行处理，其性能的优劣将对整个软件无线电系统的稳定性产生直接影响。采用专用DDC芯片完成数字下变频，虽然具有抽取比大、性能稳定等优点，但价格昂贵，灵活性不强，不能充分体现软件无线电的优势。FPGA工艺发展迅速，处理能力大大增强，相对于ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。正因为这些优点，使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。 本次设计的目标是在一块FPGA芯片上实现单通道数字下变频系统。现阶段主要对软件无线电数字下变频器的FPGA实现方法进行了研究分析，重点完成了其主要模块的设计和仿真以及初步的系统级验证。 论文首先对软件无线电数字下变频的国内外现状进行了分析，然后对FPGA实现数字下变频设计的优势作了阐述。在对软件无线电理论基础、数字信号处理的相关知识深入研究的基础上重点研究软件无线电数字下变频技术。对数字下变频的NCO、混频、CIC、HB、FIR模块的实现方法进行深入研究，在：MATLAB中设定整体系统方案、完成模块划分和接口定义，并对部分模块建立数学模型并仿真、对模块的性能进行优化。从数字下变频的系统层次上考虑了各模块彼此问的性能制约，从而选择合理配置、优化系统结构以获得模块间的性能均衡和系统性能的最优化。最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
上传时间： 2013-04-24
上传用户：隐界最新
正交频分复用(OFDM)技术是一种多载波数字调制技术，具有频谱利用率高、抗多径干扰能力强、成本低等特点，适合无线通信的高速化、宽带化及移动化的需求，将成为下一代无线通信系统(4G)的核心调制传输技术。 本文首先描述了OFDM技术的基本原理。对OFDM的调制解调以及其中涉及的特性和关键技术等做了理论上的分析，指出了OFDM区别于其他调制技术的巨大优势；然后针对OFDM中的信道估计技术，深入分析了基于FFT级联的信道估计理论和基于联合最大似然函数的半盲分组估计理论，在此基础上详细研究描述了用于OFDM系统的迭代的最大似然估计算法，并利用Matlab做了相应的仿真比较，验证了它们的有效性。 而后，在Matlab中应用Simulink工具构建OFDM系统仿真平台。在此平台上，对OFDM系统在多径衰落、高斯白噪声等多种不同的模型参数下进行了仿真，并给出了数据曲线，通过分析结果可正确评价OFDM系统在多个方面的性能。 在综合了OFDM的系统架构和仿真分析之后，设计并实现了基于FPGA的OFDM调制解调系统。首先根据802.16协议和OFDM系统的具体要求，设定了合理的参数；然后从调制器和解调器的具体组成模块入手，对串/并转换，QPSK映射，过采样处理，插入导频，添加循环前缀，IFFT/FFT，帧同步检测等各个模块进行硬件设计，详细介绍了各个模块的设计和实现过程，并给出了相应的仿真波形和参数说明。其中，针对定点运算的局限性，为系统设计并自定义了24位的浮点运算格式，参与傅立叶反变换和傅立叶变换的运算，在系统参数允许的范围内，充分利用了有限资源，提高了系统运算精度；然后重点描述了基于FPGA的快速傅立叶变换算法的改进、优化和设计实现，针对原始快速傅立叶变换FPGA实现算法运算空闲时间过多，资源占用较大的问题，提出了带有流水作业功能、资源占用较少的快速傅立叶变换优化算法设计方案，使之运用于OFDM基带处理系统当中并加以实现，结果满足系统参数的需求。最后以理论分析为依据，对整个OFDM的基带处理系统进行了系统调试与性能分析，证明了设计的可行性。 综上所述，本文完成了一个基于FPGA的OFDM基带处理系统的设计、仿真和实现。本设计为OFDM通信系统的进一步改进提供了大量有用的数据。
上传时间： 2013-04-24
上传用户：vaidya1bond007b1
本文对基于脉动阵列结构的RSA公钥密码协处理器进行了深入的研究，通过对Montgomery模乘思想的深入分析，确定了免减基2算法作为模乘运算实现算法，同时系统的研究了脉动阵列结构这一专用处理器设计模型，结合器件特性设计出一种适于在FPGA上实现的模乘运算电路结构，通过引入流水线技术，实现了两次模乘运算并行处理。在此基础上，引入可变参数的设计理念，完成了可变参数模幂运算电路的设计与实现工作，有效的提高了算法硬件实现的灵活性。
上传时间： 2013-07-16
上传用户：playboys0
现场可编程门阵列(FPGA)是一种现场可编程专用集成电路，它将门阵列的通用结构与现场可编程的特性结合于一体，如今，FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展，FPGA的密度和复杂程度也越来越高，使大量的故障难以使用传统方法进行测试，所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径，而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨，给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题，总结解决两类优化问题的现有算法，分别对它们的优缺点进行了对比，进而提出对两种现有算法的改进思想，并且比较了改进前后优化算法的性能。另外，本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中，本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析，并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中，使改进后的优化算法能够简化原算法的实现过程，并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标，在紧凑性指标与测试复杂性方面比现在算法均有所改进，实现了算法的优化。
上传时间： 2013-06-30
上传用户：不挑食的老鼠
自适应滤波器是智能天线技术中核心部分-自适应波束成形器的关键技术，算法的高效稳定性及硬件时钟速率的快慢是判断波束成形器性能优劣的主要标准。 首先选取工程领域最常用的自适应横向LMS滤波算法作为研究对象，提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系，得到滤波器最佳自适应参数的方法。并分析了在平稳和非平稳环境噪声下，滤波器的收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 在分析梯度自适应格型算法的基础上，提出利用最佳反射系数的收敛性和稳定性，得到了梯度自适应格型滤波器的定步长改进方法；并以改进的梯度自适应格型和线性组合器组成梯度自适应格型联合处理算法，在同样环境噪声下，相比自适应横向LMS算法，其各项性能指标都得到了极大地改善，而且有利于节省硬件资源。 设计了自适应横向LMS滤波器和梯度自适应格型联合处理滤波器的电路模型，并用驰豫超前技术对两类滤波器进行了流水线优化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多种EDA工具，完成了滤波器的FPGA硬件设计与仿真实现。并以FPGA实现的3节梯度自适应格型联合处理器为核心，设计了一种TD-SCDMA系统的自适应波束成形器，分析表明可以很好地利用系统提供的参考信号对下行波束进行自适应成形。
上传时间： 2013-07-16
上传用户：xyipie
本论文来自于863项目基于光互连自组织内存服务体系(简称MemoryBox)。本文主要研究Memory Box系统中基于可重配置计算架构，软硬件携同设计方法，在XILINX VIRTEX 2 Pro FPGA上设计实现嵌入式系统。由于嵌入式系统是Memory Box工作的平台，所以硬件应具有良好的扩展性、灵活性，软件应具有优良的稳定性。在硬件平台选型时，我们选择的是基于高性能Xilinx VIRTEX2 Pro的自制开发板。嵌入式系统软硬件开发平台选用的是Xilinx EDK、ISE。内核移植所用的交叉开发工具链为powerpc-405-linux-gnu。该交叉开发工具链工作在Red Hat Enterprise LINUX．AS 4平台下。 本论文主要包括三部分工作：首先是硬件设计，其核心是EDK和ISE设计的SOPC工程；然后是嵌入式LINUX内核移植与调试；最后完成存储管理软件的设计。完全用硬件实现系统要求的各种存储管理功能极其困难。而通过移植内核，存储管理软件以运行在Linux内核上的应用软件的形式实现了其功能。存储管理软件要解决共享冲突，负载均衡，远程内存与本地内存的地址一致性以及对海量内存阵列的重新编址等问题，设计出较完善的Memory Box的存储管理模型。
上传时间： 2013-06-11
上传用户：tyler
随着多媒体编码技术的发展，视频压缩标准在很多领域都得到了成功应用，如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等，而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路，而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术，如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等，这些技术的采用大大提高了视频压缩的效率，更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化，目标是实现基于Baseline的低复杂度的CIF编码器，并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法，首先对H.264编码器的C代码和算法进行优化，并对优化后的结果进行测试比较，结果显示在图像质量没有明显降低的情况下，H.264编码器编码CIF格式视频每秒达到15帧以上，满足了视频会议应用的实时性要求。然后，以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块，并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计，详细说明模块的工作原理和过程，然后进行多组的仿真测试，结果与C模型相应部分的结果一致，证明了设计的正确性。
上传时间： 2013-06-11
上传用户：kjgkadjg
多相滤波器主要应用于脉冲多普勒雷达、通信宽带数字接收机、雷达自适应波束形成等信号处理领域。在多普勒雷达信号处理中国内外关于FIR滤波器设计研究的报道较多，而对于IIR滤波器的设计研究相对较少，原因是IIR多相滤波器的设计复杂性，使得IIR滤波器在多普勒雷达数字信号处理中难以发挥重要作用。本文以脉冲多普勒雷达信号处理为背景，主要研究数字多相滤波器的特点和设计方法；进而研究数字多相滤波器的数字仿真方法与FPGA实现技术。对于自主研究、设计和实现雷达信号处理的各种结构的滤波器具有重要的意义。 本文讨论了FIR数字滤波器和IIR数字滤波器的特点和区别。对IIR滤波器的多相结构进行了理论分析，重点研究了IIR多相滤波器的设计原理。根据此原理进行IIR滤波器的多相设计并扩展到多通道和多级结构。在此基础上，根据本文研究的多普勒雷达回波信号需要四通道处理的要求搭建软件仿真模型，对所设计的2级4通道IIR多相滤波器组进行了仿真实验，给出仿真结果，并进行了讨论。 在完成2级4通道IIR多相滤波器组的软件仿真后，利用FPGA设计平台，对该IIR多相滤波器组进行了设计仿真和综合实现。在实现过程中进行了功能仿真和时序仿真两级仿真验证，结果表明在模拟硬件环境中所设计的2级4通道IIR多相滤波器组能够较好地实现多普勒雷达回波信号多通道的划分和滤波功能要求，验证了设计思路和方法的正确性和可行性。
上传时间： 2013-04-24
上传用户：gongxinshiwo@163.com
数据采集系统是将传感器输出的模拟信号进行采集，转换成数字信号，然后送入计算机进行处理，并按需要的形式输出处理结果的系统。随着计算机技术和电子信息技术的高速发展，数据采集结合先进的电子技术，已经能利用软件来处理大量测量数据。近年来，对于数据采集系统的要求与日俱增，数据采集系统有着非常良好的应用前景。如今的数据采集技术已渗透到分析仪器、医疗器械、雷达、通讯、等技术领域。 本论文在研究了USB总线技术的基础上，详细介绍了一个基于USB和FPFA技术的数据采集系统，包括硬件设计、固件设计、设备驱动程序设计和主机应用程序设计。在硬件设计部分，本文先介绍了数据采集芯片、FPGA以及USB2.0接口芯片FX2 CY7C68013的性能和特点，然后给出了具体的硬件设计方案；在固件设计部分，本文先介绍了FX2的固件架构，随后详细地介绍了CY7C68013GPIF接口模式的固件设计；在驱动程序开发部分，先引入了WDM驱动程序开发模型，然后介绍了本数据采集系统的USB设备驱动程序的设计；最后结合驱动程序完成了基于虚拟仪器LabVIEW的主机应用程序。
上传时间： 2013-07-16
上传用户：zjt20011220
随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期，测试人员需要在实验室模拟出无线信道的各种传播特性，以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置，并且保证反射体的角度和相位是均匀分布的随机数，可以使得同一条路径不同反射体之间的非相关特性，得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境，上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后，上行数据在CPU的控制下通过信道仿真器，然后送达基带处理板解调，最后测试数据的误码率和误块率，从而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点，完成了对无线信道仿真器系统设计方案的吸收和修改。 其次，针对FPGA内部资源结构，研究了信道仿真器FPGA实现过程中的困难和资源的消耗，进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试；完成了FPGA和后台软件的联合调试；完成了两天线到四天线的改版工作，使FPGA内部的工作频率翻了一倍，大幅降低了FPGA资源的消耗。 最后，在完成无线信道仿真器的硬件设计之后，对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行，即在数据误块率(BLER)一定的情况下，对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试，单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间： 2013-04-24
上传用户：小杨高1
