虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

模型设计

  • 基于DSP的无刷直流电机控制系统的设计与研究.rar

    由于永磁无刷直流电机既具备交流电机结构简单、运行可靠、维护方便等一系列优点,又兼有普通有刷直流电机调速特性好、运行效率高的优点,因此它在当今国民经济各个领域得到了越来越广泛的应用。本文对基于DSP的无刷直流电机控制系统进行了设计和研究。 本论文首先回顾了无刷直流电机的产生、发展历程,介绍了目前的热点研究方向和最新研究成果。 第二章对无刷直流电机的组成环节、结构、工作原理、运行特性进行了分析,并且建立了无刷直流电机的数学模型,对其控制方法进行了讨论。同时,DSP控制器由于其高速的处理能力和丰富的片上资源,已经广泛的应用于电机控制领域。 第三章介绍了TI的高性能DSP芯片 TMS320LF2407A的结构和性能,提出了基于 TMS320LF2407A 的 BLDCM 的控制方案,并且对系统的相关环节进行了讨论和分析。 第四、五两章分别完成了硬件和软件的设计。此系统是基于PWM技术和PID算法的双闭环控制系统。硬件电路包括了控制电路、主电路、检测电路、保护电路几个部分;软件采用模块化的编程思想,编制了各程序模块的控制流程图,并论述了其实现方面的若干问题。 第六章给出了系统的仿真实验结果及分析。 第七章对全文内容进行了总结,并对无刷直流电机控制系统提出了展望。

    标签: DSP 无刷直流电机 控制系统

    上传时间: 2013-04-24

    上传用户:xiaoxiang

  • 基于DSP的变频电源电参数测量系统的设计.rar

    变频电源具有低损耗和高效率等显著优点,其性能的优劣直接关系到整个系统的安全性和可靠性指标,随着工业上变频电源的广泛应用,对其性能参数的检测也越来越重要,因此对变频电源设备输出电参数进行测量方面的研究具有重要的意义。 论文综述了国内外各种交流变频电参数测量系统的研究现状和应用技术,根据变频设备的工作机理和输出特性,提出了系统的总体设计方案。由于变频设备的输出范围广且变化快,并且国内大部分参数测量设备都是针对工频进行设计的,基于此本文采用高速的数字处理器和改进的算法来进行控制实现。 论文首先给出了各电参数测量的国际标准和理论基础,重点分析了如何通过希尔波特变换来实现频率的测量。为了滤除不需要的高次谐波并精确的测量频率,建立了FIR滤波器模型,通过MATLAB编程进行了数字仿真,验证了算法的正确性;利用周期法进行了其它电参数的测量实现,并在Labview 中进行了仿真,作为辅助分析软件具有快速直观的特点并有很大的通用性。 在理论分析和仿真的基础上,论文设计了基于TMS320F2812 DSP的控制系统,并结合原理图介绍了各模块运行原理;重点分析了如何利用CPLD来实现时序控制的功能,并给出了VHDL设计的程序和仿真结果。最后进行软件程序上的设计,对各部分进行了程序分析和设计,各模块结构相互关联,具有很好的扩展性和移植性。

    标签: DSP 变频电源 电参数

    上传时间: 2013-04-24

    上传用户:1054154823

  • 基于DSP的三相有源功率因数校正研究与设计.rar

    工业领域中需要大量的AC/DC整流电源。随着现代电力电子技术的不断发展,人们曰益意识到低功率因数整流系统造成了谐波污染和电网公害。因此消除电网谐波污染,提高功率因数,成为整流系统的发展趋势。由于中大功率的电力电子设备在电网中占很大的比重,因此高功率因数的三相整流器的研究已成为当今国内外研究的一大热点。 随着数字控制技术的不断发展,越来越多的控制策略通过数字信号处理器(DSP)得以实现。数字控制的特有优点:简化硬件电路,克服了模拟电路中参数温度漂移的问题,控制灵活且易实现先进控制等,使得所设计的电源产品不仅性能可靠,且易于大批量生产,从而降低了开发周期。因此,数字化控制电源已成为当今于开关电源产品设计的潮流。 本文首先给出了几种常见的三相功率因数校正方案,并对其进行了比较和分析,在前面的基础上提出了:三相三开关三电平拓扑结构和双闭环控制的策略结合的三相PFC系统。紧接着介绍了DSP芯片的特点及其在电力电子装置中的应用,首先介绍目前DSP芯片的发展,通过比较选定了TI公司的TMSLF2407芯片作为本文的处理芯片,而后基于对TMSLF2407芯片的内部资源和该芯片数字式PWM信号产生的原基于DSP的三相有源功率因数校正研究与设计理的分析,提出了三相PFC的数字化解决方案。在第四章中介绍了基于DSP数字控制的PFC的总体设计方案,电路所采用的是基于平均电流方案的双闭环控制策略。内环通过瞬时值控制获得快速的动态性能,保证输出畸变率较低,外环使用输出电压的瞬时值控制,具有较高的输出精度。本文最后应用仿真软件MATLAB中的SIMULINK对系统进行仿真,验证控制策略的可行性,并有助于系统主电路和控制电路的设计。对于三相变换器这种复杂的非线性系统,需要模拟、数字信号混合仿真,仿真比较难以实现。一是因为模型难以建立二是即使建立起一个模型,由于电路复杂,仿真软件也未必能保证其收敛性。所以经过简化,利用MATLAB中的SIMULINK构建了变换器的电压模型,用于验证设计方法和设计参数的正确性。

    标签: DSP 三相 有源功率因数校正

    上传时间: 2013-05-31

    上传用户:wengtianzhu

  • GPS接收机捕获跟踪算法研究及FPGA设计.rar

    全球定位系统(Global Positioning System—GPS)是新一代卫星导航定位系统,具有全球、全天候、连续、高精度导航与定位功能,能够为广大用户提供精确的三维坐标、速度和时间信息。因此,GPS系统被广泛地应用于生活中的各个领域。GPS系统用户主要是各种型号的接收机,而捕获跟踪技术是接收机的关键技术,同时也是一个技术难点。在GPS接收机中,导航电文是用户定位和导航的数据基础,为了得到导航电文必须要对GPS信号进行捕获跟踪。本文详细研究了GPS信号捕获跟踪技术,并进行了FPGA设计。 @@ 本文首先概述了GPS系统信号结构和GPS接收机工作原理,对GPS信号调制机理进行详细地阐述,重点分析了C/A码生成原理和特性。 @@ 其次叙述了GPS信号捕获的基础理论,重点研究时域滑动相关捕获方法,深入分析其算法和性能。用MATLAB中Simulink软件包搭建了可自由修改参数的GPS中频发生器,并在此平台上,对GPS信号时域滑动相关捕获算法进行仿真与分析。 @@ 接着重点研究了GPS信号跟踪技术,系统分析码跟踪环路和载波跟踪环路结构框图以及算法。在码跟踪环路方面,选用并分析了能分离载波的非相干超前滞后码锁定环的工作机理。在载波跟踪环路中选用对导航电文数据相位翻转不敏感的科斯塔斯环,并用数学模型分析GPS信号的解调过程。之后对整个跟踪环路进行MATLAB仿真,结果表明环路参数设计满足要求,并能成功解调出GPS导航电文。 @@ 最后本文在QuartusII环境下完成对GPS信号捕获跟踪系统的FPGA设计。根据对相关器硬件结构框架,对算法中各个模块的实现进行详细的说明,包括顶层设计到CA码、NCO等重要模块设计,并给出了仿真结果。 @@关键词:GPS接收机;捕获;跟踪;MATLAB仿真:FPGA

    标签: FPGA GPS 接收机

    上传时间: 2013-06-16

    上传用户:jacking

  • IIR数字滤波器优化设计及FPGA仿真验证.rar

    IIR数字滤波器是冲激响应为无限长的一类数字滤波器,是电子、通信及信号处理领域的重要研究内容,国内外学者对IIR数字滤波器的优化设计进行了大量研究。其中,进化算法优化设计IIR数字滤波器虽然取得了一定的效果,但是其也有自身的一些不足;另外,基于粒子群算法以及人工鱼群算法的IIR数字滤波器优化设计也取得了较好的效果。但这些方法都是将多目标优化问题转化为单目标优化问题,这种方法是将每个目标赋一个权值,然后将这些赋了权值的目标相加,把相加的结果作为目标函数,在此基础上寻找目标函数的最小值,这样做造成的问题是可能将其中的任何一种满足目标函数值最小的情况作为最优解,但实际上得到的不一定是最优解。也就是说,单目标的方法难以区分哪一种情况为最优解,这样的寻优模型从理论上来说是难以得到最优解的。另外,在将多目标转化为单目标时,各个目标的权值难以确定,而且最终只能得到唯一解。针对这些问题,本文在研究传统遗传算法、进化规划算法以及量子遗传算法的IIR数字滤波器优化设计的基础上,将重点研究IIR数字滤波器的粒子进化规划优化、遗传多目标优化以及量子多目标优化。另外,由于在通信系统中IIR数字滤波器有广泛应用,并且大量采用FPGA实现,多目标优化方法得到的滤波器性能也值得验证,因此,对多目标优化方法得到的IIR数字滤波器系数进行FPGA仿真验证有重要的现实意义。 @@ 论文的主要工作及研究成果具体如下: @@ 1.分析IIR数字滤波器的数学模型及其优化设计的参数;针对低通IIR数字滤波器,采用遗传算法及量子遗传算法对其进行优化设计,并给出相应的仿真结果及分析。 @@ 2.针对使用进化规划算法优化设计IIR数字滤波器时容易陷入局部极值的问题,研究粒子进化规划算法,并将其应用于IIR数字滤波器的优化设计,该算法将粒子群优化算法与进化规划算法相结合,继承了粒子群算法局部搜索能力强和进化规划算法遗传父代优良基因能力强的优点。将这种新的粒子进化规划算法应用于IIR低通、高通、带通、带阻数字滤波器的优化设计,显示了较好的效果。 @@ 3.优化设计IIR数字滤波器时,通常将多目标转化为单目标的优化问题,这种方法虽然设计简单,但是在将多目标转化为单目标时,各个目标的权值难以确定,而且最终只能得到唯一解,不能提供更多的有效解给决策者。针对常 用基于单目标优化算法的不足,在分析IIR数字滤波器优化模型和待优化参数的基础上,本文研究遗传算法的IIR数字滤波器多目标优化设计方法,该方法将多个目标值直接映射到适应度函数中,通过比较函数值的占优关系来搜索问题的有效解集,使用这种方法可以求得一组有效解,并且将多目标转化为单目标的优化方法得到的唯一解也能被包括在这一组有效解中。@@ 4.将量子遗传算法应用于IIR数字滤波器多目标优化设计,研究量子遗传算法的IIR数字滤波器多目标优化设计方法,并将优化结果与传统遗传算法的多目标优化方法进行了比较。仿真结果表明,在对同一种滤波器进行优化设计时,使用该方法得到的结果通带波动更小,过渡带更窄,阻带衰减也更大。 @@ 5.针对IIR数字滤波器的硬件实现问题,在对IIR数字滤波器的结构特征进行分析的基础上,分别采用遗传多目标优化方法量子多目标方法优化设计IIR数字滤波器的系数,然后针对两组系数进行了FPGA( Field-Programmable GateArray,现场可编程门阵列)仿真验证,并对两种结果进行了对比分析。 @@关键词:IIR数字滤波器;优化设计

    标签: FPGA IIR 数字滤波器

    上传时间: 2013-06-09

    上传用户:熊少锋

  • 基于FPGA的图像处理平台及3D加速引擎的设计.rar

    3D加速引擎是3D图形加速系统的重要组成部分,以往在软件平台上对3D引擎的研究,实现了复杂的渲染模型和渲染算法,但这些复杂算法与模型在FPGA上综合实现具有一定难度,针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础上,实现了基于FPGA的图像处理平台,使用模块化的思想,利用IP核技术分析设计实现了3D加速管道及其他模块,并进行了仿真、验证、实现。 图像处理平台选用Virtex-Ⅳ FPGA为核心器件,并搭载了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他组件。 为满足3D加速引擎的实现与验证,设计搭建的图像处理平台还实现了DDR-SDRAM控制器模块、VGA输出模块、总线控制器模块、命令解释模块、指令寄存器模块及控制寄存器模块。 3D加速引擎设计包含3D加速渲染管道、视角变换管道、基元读取、顶点FIFO、基元FIFO、写内存等模块。针对FPGA的特性,简化、设计、实现了光照管道、纹理管道、着色管道和Alpha融合管道。 最后使用Modelsim进行了仿真测试和图像处理平台上的验证,其结果表明3D加速引擎设计的大部分功能得到实现,结果令人满意。

    标签: FPGA 3D加速 图像

    上传时间: 2013-07-30

    上传用户:lepoke

  • 基于FPGA的固态硬盘控制器设计.rar

    近年来,大容量数据存储设备主要是机械硬盘,机械硬盘采用机械马达和磁片作为载体,存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体,无机械装置,具有抗震、宽温、无噪、可靠和节能等特点,是目前存储领域所存在问题的解决方案之一。本文针对这一问题,设计基于FPGA的固态硬盘控制器,实现数据的固态存储。 文章首先介绍硬盘技术的发展,分析固态硬盘的技术现状和发展趋势,阐述课题研究意义,并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手,研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构,所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器,利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口,实现SATA1.0协议,根据协议划分四层模型,通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列,将NAND FLASH接口转换成通用的SRAM接口,提高访问效率。控制器完成NAND FLASH存储管理和纠错算法,实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试,介绍了测试方法、测试工具和测试流程,给出测试数据和结果分析,得出了验证结论。 本文设计的固态硬盘控制器,具有结构简单和稳定性高的特点,易于升级和二次开发,是实现固态硬盘和固态存储系统的关键技术。

    标签: FPGA 固态硬盘 制器设计

    上传时间: 2013-05-28

    上传用户:sssnaxie

  • 基于FPGA语音识别系统设计与实现.rar

    近年来,语音识别研究大部分集中在算法设计和改进等方面,而随着半导体技术的高速发展,集成电路规模的不断增大与各种研发技术水平的不断提高,新的硬件平台的推出,语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后,逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上,重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用,并结合基于FPGA的SOPC系统,在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统,减少了系统的物理体积和总体功耗;同时系统控制核心都在FPGA内部实现,可以极为方便地更新和升级系统,大大地提高了系统的通用性和可维护性。 此外,由于本系统需要大量的高速数据运算,在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器,实现了语音信号的端点检测模块,FFT快速傅立叶变换模块,DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能,作者充分利用了FPGA的高速并行的优势,以及配套开发环境中的Avalon总线自定义硬件外设,使系统处理数字信号的能力大大提高,其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面: (1)结合ALTERA CYCLONE II芯片的特点,确定了基于FPGA语音识别系统的总体设计,在此基础上进行了系统的软硬件的选择和设计。 (2)自主设计了纯硬件描述语言的驱动电路设计,完成了高速语音采集的工作,并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 (3)完成高速定点256点的FFT模块的设计,此模块是系统成败的关键,实现高速实时的运算。 (4)结合SOPC的特性,设计了人机友好接口,如LCD显示屏的提示反馈信息等等,以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 (5)进行了整体系统测试,系统可以较稳定地实现实时处理的目的,具有一定的市场潜在价值。

    标签: FPGA 语音识别 系统设计

    上传时间: 2013-05-23

    上传用户:ABCD_ABCD

  • 高速实时信号处理系统的FPGA软件设计与实现.rar

    随着现代DSP、FPGA等数字芯片的信号处理能力不断提高,基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台,把尽可能多的无线及个人通信和信号处理的功能用软件来实现,从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面,现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高,需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构,其中DSP主要负责完成系统通信和基带信号处理算法,而FPGA主要完成信号预处理等前端算法,并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素,作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口,包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外,作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力,体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要,作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统,完成了对CF卡、DDR2 SDRAM存储器的读写控制,并利用片内集成的三态以太网MAC硬核模块,实现了系统与上位PC机之间的以太网通信链路。此外,为扩展系统功能,适应未来可能的软件升级,进一步提高系统的通用性,还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后,作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法,充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词:高速实时信号处理;FPGA;Virtex-5;嵌入式系统;MicroBlaze

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-17

    上传用户:wangchong

  • 基于FPGA的对象存储控制器原型的硬件设计与实现.rar

    本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下: ⑴研究了对象存储控制器的硬件设计,使其高效完成对象级接口的智能化管理和复杂存储协议的解析,对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术,在FPGA(现场可编程门阵列)上实现的对象存储控制器,具有功能配置灵活,调试方便,成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口,包含处理器模块、内存模块、Flash模块等核心组成部分,提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口,还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时,从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题,并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略,并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案,Virtex-4内嵌PowerPC高性能处理器,可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计,包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口;提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制,通过了设计规则检查,生成了网表用作下一步设计工作的交付文件。

    标签: FPGA 对象存储 原型

    上传时间: 2013-04-24

    上传用户:lijinchuan