随着信息技术的发展，数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用，这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低，严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是，由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点，常常需要专用的接口芯片作为桥接，为了解决这一系列问题，本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案，支持PCI突发访问方式，突发长度为8至128个双字长度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量为6000个逻辑宏单元，速度为-8，编译后系统速度可以达到80MHz，取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面，特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法，着重分析了PCI接口模块的数据传输方式，采用模块化的方法设计了内部控制逻辑，并进行了相关的时序仿真和逻辑验证，硬件需要软件的配合才能实现其功能，因此设备驱动程序的设计是一个重要部分，论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术，对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。
上传时间： 2013-05-22
上传用户：彭玖华
当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP Core，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-05-28
上传用户：koulian
测试仪广泛应用于国民经济和国防建设的各个领域，是科研和生产不可或缺的重要装备之一。其工作原理是由信号发生装置向被测对象发送激励信号，同时由信号采集与处理装置通过传感器采集被测对象的响应信号，并送到上位机进行数据分析和处理。本文研究采用灵活的现场可编程逻辑阵列FPGA为核心，协调整个仪器的运转，并采用先进的USB总线技术，将信号发生、信号采集与处理有机地集成为一体的多功能测试仪。 本文的第一章介绍了测试仪及其研究应用现状，根据仪器的成本、便携性和通用性要求不断提高的发展趋势，提出了本课题的研究任务和关键技术； 第二章从硬件和软件两个方面讨论了测试仪的总体设计方案，并且分别详述了电源模块、USB模块、FPGA模块、DSP模块、A/D模块、D/A模块这六个功能模块的硬件设计； 第三章讨论了USB模块相关的软件设计，其中包含USB固件设计、驱动程序设计和客户应用程序设计三个方面的内容，详细论述了各部分软件的架构和主要功能模块的实现。 第四章讨论了主控器FPGA的设计，是本文的核心部分。先从总体上介绍了FPGA的设计方案，然后从MCU模块、信号采集模块、信号发生模块三部分具体描述了其实现方式。软件设计上采用了模块化的设计思想，使得结构清晰，可读性强，易于进一步开发；并且灵活的使用了有限状态机，大大提高了程序的稳定性和运行效率。 第五章介绍了DSP模块的设计，讨论了波形生成的原理及实现，并提出了与FPGA接口的方式。 第六章详细描述了实验的步骤和结果，分别从单通道采样和多通道采样两方面实验，验证了仪器的性能和设计的可行性。
上传时间： 2013-06-25
上传用户：moqi
随着现场可编程门阵列(FPGA，Field Programmable Gate Array)的出现，由于其具有集成度高、体积小，可在线编程、开发周期短等优点，因此FPGA被越来越多的应用于数据采集与处理系统中。 论文首先简要介绍了数据采集与处理系统的现状、存在的问题、以及发展的趋势。本数据处理与传输系统采用了ALTERA公司的FPGA芯片，整个系统由数据采集模块、异步FIFO模块、FFT处理模块、DMA控制模块、总线接口模块构成。模拟信号送入后，经AD芯片ADl672转换成数字信号，送入异步FIFO中缓冲，然后进行FFT处理。处理结果向PC104总线进行DMA传输。整个系统做成扩展卡的形式，直接插入PC104插槽内。 在软件方面，从系统功能实现的角度对软件总体设计进行规划，采用模块化的软件设计方法使系统的各部分软硬件更易于设计、实现和调整，文中对系统设计及实现中的关键问题进行了较为详细的描述。经过系统分析、芯片选择、软硬件设计与编程调试，实现整个系统。达到了预期的目标。
上传时间： 2013-07-15
上传用户：jcljkh
软件无线电技术作为一种新的通信技术，其基本思想是构造一个通用硬件平台，使宽带A/D，D/A尽量靠近天线，在数字域完成信号处理，通过选用不同软件模块即可实现不同的通信功能，这样大大缩短了电台的研发周期。该技术在通信(尤其是在移动通信)领域有着迫切的需求和广阔的应用前景。 本文阐述了软件无线电的基础理论，对信号采样理论、多速率信号处理技术、高效数字滤波器、数字正交变换理论进行了分析和研究。从目前器件发展水平和实验研究条件出发，设计了一个基于FPGA的软件无线电通信平台。设计采用了中频数字化处理的硬件平台结构，选用Altera Cyclone系列FPGA作为信号处理和总体控制配置的核心，并结合专用通信芯片，数字上变频器AD9856和数字下变频器AD6654来实现该平台。采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试，获得了预期的效果。 本文给出的设计方案，大大简化了数字通信系统的硬件设备，具有较强的通用性和灵活性，通过修改系统参数和配置程序，即可适应不同的通信模式和信道状况，充分体现了软件无线电的优势。该平台不仅仅能应用在通信设备上，在许多系统验证平台、测试设备中均可应用，颇具实用价值。
上传时间： 2013-07-21
上传用户：浅言微笑
伪随机序列 (Pseudo-Random Sequence，PRS)广泛应用于密码学、扩频通信、雷达、导航等领域，其设计和分析一直是国际上的研究热点。混沌序列作为一种性能优良的伪随机序列，近年来受到越来越多的关注。寻找一种性能更为良好的混沌伪随机序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件实现，在理论研究与工程应用上都是十分有价值的。基于切延迟椭圆反射腔映射混沌系统(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理论分析和测试证明具有良好的密码学性质。本文介绍了一种基于TD-ERCS构造伪随机序列发生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于这种方法，提出了以现场可编程门阵列 (Field Programmable Gate Array，FPGA)为平台的硬件设计实现方案，采用硬件描述语言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整个系统的设计，通过了仿真与适配，完成了硬件调试；详细地论述了系统总体框架及内部模块设计，重点介绍了TD-ERCS算法实现单元的设计，并在系统中设计加入了异步串行接口，完善了整个系统的模块化，可使系统嵌入到现有的各类密码系统与设备中；基于FDELPHI编程环境，完成了计算机应用软件的设计，为使用基于TD-ERCS开发的PRSG硬件产品提供了人机交互界面，也为分析与测试硬件系统产生的CPRS提供了方便；同时依据美国国家标准与技术研究院 (National Institute of Standards andTechnology，NIST)提出的伪随机序列性能指标，对软件与硬件系统产生的CPRS进行了标准测试，软件方法所得序列各项性能指标完全合格，硬件FPGA所得序列仅三项测试未能通过，其原因有待进一步研究。
上传时间： 2013-06-20
上传用户：heart520beat
随着计算机运算速度的提高和计算机网络的发展，基于离散对数问题和大整数因子分解问题的数字签名算法越来越不能满足信息安全的需要。为了满足信息安全的要求，安全性依赖于椭圆曲线离散对数困难问题(ECDLP)的椭圆曲线密码体制是当前密码学界研究的热点之一。现有的求解ECDLP的算法都是全指数时间复杂度的算法。由于专用集成电路具有速度快、性能好、安全性高等优势，使得采用专用集成电路来实现椭圆曲线密码体制己成为主要趋势。因此，本课题着眼于应用，针对基于椭圆曲线数字签名算法的FPGA实现进行了较为深入的探讨与研究。 本课题从实际应用的需要出发，以初等数论、有限域理论、数字签名技术和椭圆曲线理论为依据，确定了如下基于椭圆曲线数字签名算法的硬件实现方案：首先，对实现基于椭圆曲线数字签名算法所需的算法和技术进行了剖析和系统设计。然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b工具对之进行功能仿真，以保证底层设计的正确性。最后，在确保每个模块的设计正确的前提下，完成电路的总体设计，再进行总体设计的仿真与测试。 本课题对Schnorr数字签名算法的改进，实现了比未改进前的Schnorr数字签名算法平均节省三分之一的运行时间。对基于椭圆曲线数字签名算法的设计也获得了良好的指标：产生签名只需要1ms多的时间，验证签名也需要不到3ms。本课题的研究对实现电子交易安全方面有重要的作用，尤其是在密钥分配、电子货币、电子证券、电子商务和电子政务等领域都有重要的应用价值，其成果具有广泛的应用前景。
上传时间： 2013-04-24
上传用户：独孤求源
感应电机由于具有可靠性好、结构简单、价格低廉和体积小等优点，成为生产实践中应用最广泛的一种电动机。然而，感应电机是一个多变量、强耦合、非线性的时变系统，这使得感应电机的控制十分复杂，尤其是在对控制精度要求比较高的场合，设计出高精度的感应电机控制系统变得非常困难。 针对高精度感应电机控制较困难的问题，本文分析了感应电机的数学建模方法及电机控制策略问题。在对感应电机的数学模型进行了数学推导的基础上，在Matlab/Simulink平台上建立了感应电机的电机模型，提出了一种感应电机控制系统仿真建模的新方法。对常用的数字脉宽调制方法进行了数学推导及仿真研究，并将模糊控制理论应用于感应电机的变频调速系统中，改善了传统PI控制器超调较大、响应较慢、鲁棒性差的缺点。仿真结果验证模糊PI控制方案的优越性。 在感应电机建模仿真的基础上，根据高精度感应电机控制器的需求及FPGA的特点，本文提出感应电机控制器的的设计方案。按照FPGA模块化设计思想，将整个系统进行了合理的划分，对SVPWM、Park变换、模糊PI控制器、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。并在一些模块算法的设计上提出了自己的思路。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证。
上传时间： 2013-04-24
上传用户：tdyoung
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
