64位乘法器，超前进位的，大家看看，通过仿真的，verilog的
标签： 乘法器
上传时间： 2016-02-27
上传用户：chongcongying
用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用
标签： VHDL 并行 乘法器 源代码
上传时间： 2014-01-06
上传用户：hoperingcong
32位并行乘法器的测试文件，已经经过验证，可以直接使用
标签： 并行 乘法器 测试
上传时间： 2014-01-10
上传用户：qilin
booth乘法器电路，基四实现，附带有testbench
标签： booth 乘法器 电路
上传时间： 2013-12-23
上传用户：talenthn
FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
标签： FPGA DDS LUT 查找表
上传时间： 2013-12-09
上传用户：lanjisu111
32位浮点乘法器的设计，讲的挺好的，供参考啊
标签： 浮点 乘法器
上传时间： 2013-11-28
上传用户：manking0408
用c 实现乘法器的功能,我已经用过并调试过了，很好的原代码
标签： 乘法器 调试
上传时间： 2014-01-20
上传用户：cc1
一个查找表的程序，使用了matlab和C语言混合编程实现，提高查找效率
标签： 查找表 程序
上传时间： 2014-01-09
浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
标签： VHDL 浮点 乘法器 测试
上传时间： 2013-12-16
上传用户：asdfasdfd
booth 乘法器 不同于传统的算法实现
标签： booth 乘法器 算法
上传时间： 2013-12-17
上传用户：dianxin61
