乘法器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 乘法器
上传时间： 2014-01-19
上传用户：wuyuying
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。
上传时间： 2015-09-27
上传用户：songrui
32×32乘法器的一种设计.pdf32×32乘法器的一种设计.pdf
上传时间： 2014-11-30
上传用户：zm7516678
用VHDL实现查找表方式的FIR滤波器
上传时间： 2014-01-16
上传用户：ljt101007
时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!
上传时间： 2014-01-14
上传用户：lingzhichao
布思基四乘法器实现,很好用,快来看,希望对大家有所帮助.
上传时间： 2015-10-12
上传用户：lanjisu111
4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器
上传时间： 2014-12-07
上传用户：pompey
本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数
上传时间： 2015-10-18
上传用户：sunjet
~~~ ~~~ ~32*32的乘法器
上传时间： 2015-10-28
上传用户：jhksyghr
平衡二叉树操作的演示 一、 需求分析 （1） 利用平衡二叉树实现动态查找表。实现查找，插入和删除三种基本功能。 （2） 初始，平衡二叉树为空树，操作界面给出查找，插入和删除三种操供选择。每种操作均要提示输入关键字。每次插入和删除一个接点时，显示更新的平衡二叉树。 （3） 重点在于对删除算法的实现。假设要删除的关键字为X的结点，若X不在叶子结点上，则用左子树中的最大值或者右子树中的最小值取代X。如此反复，直到删除动作传递到某个叶子结点，删除叶子结点时，若要进行平衡变换，可采用插入的平衡变换反变换。
上传时间： 2013-12-23
上传用户：黄华强
