利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
递推广义最小二乘法的VC程序，系统辨识课程的学习资料
上传时间： 2013-12-21
上传用户：onewq
递推增广最小二乘法的VC程序代码，系统辨识课程的学习资料
上传时间： 2013-12-04
上传用户：athjac
面积最小的AES高级加密算法实现，和此代码的测试程序，可作为一个IP核直接使用，可减少开发人员的设计时间
上传时间： 2016-03-18
上传用户：Yukiseop
对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键
上传时间： 2016-04-03
上传用户：417313137
基于UML的小区物业管理系统设计:1.对小区所有房屋资料的录入和增，删，改，查询等功能的实现，这是一个小区管理的基础，小区管理都是基于该小区的房产资源而产生 2.对本小区内住户的详细资料的管理，包括增，删，改，查询等功能的实现，这也是物业管理产生的基础，物业管理都是相对该小区的所有住户而言的。3.各种物业统计报表
上传时间： 2014-12-04
上传用户：fandeshun
递归式最小均方（RLS）算法的基本思想是力图使在每个时刻对所有已输入信号而言重估的平方误差的加权和最小，这使得RLS算法对非平稳信号的适应性要好。与LMS算法相比，RLS算法采用时间平均，因此，所得出的最优滤波器依赖于用于计算平均值的样本数，而LMS（NLMS）算法是基于集平均而设计的，因此稳定环境下LMS（NLMS）算法在不同计算条件下的结果是一致的
上传时间： 2013-12-14
上传用户：bruce5996
关于最小频移键控的五篇很好的文章：GMSK调制信号的仿真.caj，MSK数字化调制解调技术研究.nh，最小频移键控系统实现技术的仿真研究(1).caj，最小频移键控系统实现技术的仿真研究.caj，最小移频健控信号的特点分析.caj
上传时间： 2016-07-13
上传用户：TRIFCT
verilog数字系统设计教程——夏宇闻，业界介绍verilog的最经典的中文教材，夏宇闻老师在这方面实战经验丰富，能够给读者最好的知道，看了才知道！
上传时间： 2014-09-10
上传用户：lmeeworm
连续体结构柔度最小，拓扑优化设计的经典代码
标签：
上传时间： 2016-09-04
上传用户：lanjisu111
