虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

时间计算

  • 基于FPGA的GPS定位信息处理系统设计

    随着GPS(Global Positioning System)技术的不断发展和成熟,其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加,应用领域越来越广。但由于定位过程中各种误差源的存在,单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度:①用高精度相位天线、差分技术等通过提高硬件成本获取高精度;②针对误差源用滤波算法从软件方面实现精度提高。两种方法中,后者相对于前者在满足精度要求的前提下节约成本,而且便于系统融合,是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间,传统CPU往往不能满足实时性的要求,而FPGA以其快速并行计算越来越受到青睐。    本文在FPGA平台上,根据“先时序后电路”的设计思想,由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换,最终到kalman滤波递推计算减小定位误差,实现实时、快速、高精度的GPS定位信息采集处理系统,为GPS定位数据的处理方法做了新的尝试,为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下:    基于FPGA设计了GPS定位数据的正确接收和显示,以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式,通过串口接收模块实现串口数掘的接收和经纬度信息提取,并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型,实现利用移位和加法运算达到代替乘法运算的效果,从而减少资源的利用率。在坐标转换过程中,利用查找表的方法查找转化时需要的各个参数值,并将该参数先转为双精度浮点小数,再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算,以此简化公式运算量,达到节省资源的目的。    卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素,将各种误差因素视为一阶马尔科夫过程的总误差,建立了系统状态方程、观测方程和滤波方程,并基于分散滤波的思想进行卡尔曼滤波设计,并通过Matlab进行仿真。结果表明,本文设计的卡尔曼滤波器收敛性好,定位精度高、估计误差小。在仿真基础上,实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上,通过IP核、模块的分时复用和树状结构节省资源,实现数据卡尔曼滤波,达到提高数据精度的效果。    设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台,采用Verilog HDL硬件描述语言实现,利用Xilinx公司的ISE10.1工具布局布线,一共使用44438个逻辑资源,时钟频率达到100MHZ以上,满足实时性信号处理要求,在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。

    标签: FPGA GPS 定位 信息处理

    上传时间: 2013-04-24

    上传用户:二驱蚊器

  • AT89C2051设计超声波测距仪.rar

    通过超声波发射装置发出超声波,根据接收器接到超声波时的时间差就可以知道距离了。这与雷达测距原理相似。超声波发射器向某一方向发射超声波,在发射时刻的同时开始计时,超声波在空气中传播,途中碰到障碍物就立即返回来,超声波接收器收到反射波就立即停止计时。(超声波在空气中的传播速度为340m/s,根据计时器记录的时间t,就可以计算出发射点距障碍物的距离(s),即:s=340t/2)

    标签: C2051 2051 89C

    上传时间: 2013-04-24

    上传用户:1054154823

  • FPGA布线算法的研究

    现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中,互连线资源是预先定制的,这些资源是由各种长度的可分割金属线,缓冲器和.MOS管实现的,所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积,一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级,可分割金属线段的电阻相对于MOS管来说是可以忽略的,然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能,用HSPICE仿真模型虽可以获得非常精确的结果,但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是,非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连,而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管,Muhammad[15]采用导通电阻来代替MOS管,然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50%时的时延,而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延,然而他们都是用来计算RC互连时延。传输管是非线性器件,所以没有一个固定的电阻,这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算,对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50%时延的等效电阻模型,然后在斜坡输入的时候,给出斜坡输入时的时延模型,并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中,单个传输管能够被用来作为互连线和互连线之间的连接,或者互连线和管脚之间的连接,如VPR把互连线和管脚作为布线资源,管脚只能单独作为输入或者输出管脚,以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索,并验证了在使用SUBSET开关盒的情况下,dogleg能提高FPGA的布通率。

    标签: FPGA 布线 法的研究

    上传时间: 2013-07-24

    上传用户:yezhihao

  • FPGA布线研究与实现

    现场可编程门阵列(FPGA)能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,故广泛地应用在电子系统中。最新的FPGA都采用了层次化的布线资源结构,与以前的结构发生了很大的变化。由于FPGA布线资源的固定性和有限性,因此需要开发适用于这种层次化的FPGA结构并提高布线资源有效利用率的布线算法。同时由于晶体管尺寸的不断减小,有必要在FPGA布线算法中考虑功耗和时序问题。 本论文所作的研究工作主要包括:提出一种基于Tile的FPGA结构描述方法,对FPGA功耗模型和时序模型进行了研究,实现了考虑FPGA功耗、布线资源利用率的布线算法。 在FPGA结构描述方面,本文在分析现代商用FPGA层次化结构及学术上对FPGA描述方法的基础上,提出一种基于Tile的FPGA结构描述。由于基本Tile的重复性,采用该方法可以简化FPGA结构的描述,同时由于该方法是以硬件结构为根据,为FPGA软硬件提供了简单而灵活的接口,该方法在原型系统中测试证明是正确的。 在FPGA功耗模型方面,本文研究了ASIC中关于电路功耗计算的基本方法,并将其应用到FPGA功耗分析中。在模型中的采用了混合的功耗模型,包括动态功耗模型和静态功耗模型。动态功耗的计算采用基于节点状态转换率的开关级动态功耗计算和逻辑块宏模型,静态功耗则采用基于公式计算的晶体管漏电功耗模型和逻辑块基于仿真的LUT/MUX表达式计算模型。这些功耗模型将运用到我们后面的功耗计算和基于功耗驱动的布线算法中。 在FPGA布线算法研究和实现方面,本文在介绍基本的搜索算法之后,介绍了将FPGA硬件结构转变为FPGA布线程序可识别的布线资源图的方法,并将基本的搜索算法运用的FPGA布线资源图上,实现FPGA的基于布通率的布线算法。在此基础上,借鉴了FPGA时序分析方法,将时序分析作为布线算法的一子模块,对基于时序的布线算法进行了研究;同时采用了FPGA功耗模型,在布线算法实现中考虑了动态功耗的问题。最后在布线算法中实现两种启发式策略以提高可布线资源有效利用率。

    标签: FPGA 布线

    上传时间: 2013-04-24

    上传用户:long14578

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • 离散时间信号处理(第二版)

    ·离散时间信号处理(第二版) 奥本海姆等著 刘树棠等译本书是作者继《数字信号处理》(该书中译本于1980年由科学出版社出版)一书后又一本集中论述离散时间信号处理的新专著.作者在该书的基础上,大幅度增加了对信号处理许多专题的论述,同时删除和压缩了不少内容.本书基本概念清楚,层次安排合理,条理清晰,系统性强,即使是对本书内容基本熟悉的读者,读后也会在建立信号处理整体概念和分析的基本方法及技巧方面有所收获

    标签: 离散时间 信号处理

    上传时间: 2013-05-16

    上传用户:66666

  • 开关电源(反激)的设计及计算.pdf

    开关电源(反激)的设计及计算.pdf开关电源(反激)的设计及计算.pdf开关电源(反激)的设计及计算.pdf

    标签: 开关电源 反激 计算

    上传时间: 2013-04-24

    上传用户:lhc9102

  • pic串口波特率计算工具

    根据输入的波特率设置值,计算相关的寄存器器配置值。

    标签: pic 串口 波特率 计算工具

    上传时间: 2013-06-08

    上传用户:colinal

  • 由TMS320C32芯片实现陀螺仪漂移卡尔曼滤波算法研究

    ·摘要:  陀螺仪漂移数据经过处理后将是一组高度相关的平稳随机时间序列.在对陀螺仪漂移数据建立时间序列AR模型的基础上,考虑到精度与实时性的要求,采用卡尔曼滤波算法对捷联陀螺模拟漂移数据进行了处理,并运用基于TI公司的TMS320C32型DSP对算法进行了实验.通过实时考察实验系统算法程序的运行情况可以看出,卡尔曼滤波算法能有效地提高陀螺精度,并且对于实时性要求高而计算量大的卡尔曼滤波算法

    标签: 320C TMS 320 C32

    上传时间: 2013-06-22

    上传用户:koulian

  • 用MATLAB曲线拟合工具箱计算药物溶出度Weibull分布参数

    ·用MATLAB曲线拟合工具箱计算药物溶出度Weibull分布参数

    标签: Weibull MATLAB 曲线拟合 工具箱

    上传时间: 2013-05-24

    上传用户:qulele