时钟电

单片机12864液晶时钟显示程序

12864液晶时钟显示程序 LCD 地址变量 ;**************变量的定义***************** RS BIT P2.0 ;LCD数据/命令选择端(H/L) RW BIT P2.1 ;LCD读/写选择端(H/L) EP BIT P2.2 ;LCD使能控制 PSB EQU P2.3 RST EQU P2.5 PRE BIT P1.4 ;调整键(K1) ADJ BIT P1.5 ;调整键(K2) COMDAT EQU P0 LED EQU P0.3 YEAR DATA 18H ;年,月,日变量 MONTH DATA 19H DATE DATA 1AH WEEK DATA 1BH HOUR DATA 1CH ;时,分,秒,百分之一秒变量 MIN DATA 1DH SEC DATA 1EH SEC100 DATA 1FH STATE DATA 23H LEAP BIT STATE.1 ;是否闰年标志1--闰年，0--平年 KEY_S DATA 24H ;当前扫描键值 KEY_V DATA 25H ;上次扫描键值 DIS_BUF_U0 DATA 26H ;LCD第一排显示缓冲区 DIS_BUF_U1 DATA 27H DIS_BUF_U2 DATA 28H DIS_BUF_U3 DATA 29H DIS_BUF_U4 DATA 2AH DIS_BUF_U5 DATA 2BH DIS_BUF_U6 DATA 2CH DIS_BUF_U7 DATA 2DH DIS_BUF_U8 DATA 2EH DIS_BUF_U9 DATA 2FH DIS_BUF_U10 DATA 30H DIS_BUF_U11 DATA 31H DIS_BUF_U12 DATA 32H DIS_BUF_U13 DATA 33H DIS_BUF_U14 DATA 34H DIS_BUF_U15 DATA 35H DIS_BUF_L0 DATA 36H ;LCD第三排显示缓冲区 DIS_BUF_L1 DATA 37H DIS_BUF_L2 DATA 38H DIS_BUF_L3 DATA 39H DIS_BUF_L4 DATA 3AH DIS_BUF_L5 DATA 3BH DIS_BUF_L6 DATA 3CH DIS_BUF_L7 DATA 3DH DIS_BUF_L8 DATA 3EH DIS_BUF_L9 DATA 3FH DIS_BUF_L10 DATA 40H DIS_BUF_L11 DATA 41H DIS_BUF_L12 DATA 42H DIS_BUF_L13 DATA 43H DIS_BUF_L14 DATA 44H DIS_BUF_L15 DATA 45H FLAG DATA 46H ;1-年，2-月，3-日，4-时，5-分，6-秒，7-退出调整。 DIS_H DATA 47H DIS_M DATA 48H DIS_S DATA 49H

标签： 12864 单片机液晶时钟显示程序

上传时间： 2013-11-09

上传用户：xingisme
电连接器端子压接工具系列介绍

电连接器中圆形端子(插针,插孔)与导线的专用压接工具(非焊压接)

标签： 电连接器端子

上传时间： 2014-12-31

上传用户：奔跑的雪糕
电蝇拍PCB设计图

电蝇拍

标签： PCB

上传时间： 2013-10-31

上传用户：u789u789u789
AD内电层与内电层分割教程

AD内电层与内电层分割教程。

标签： AD内电层内电层分割教程

上传时间： 2015-01-01

上传用户：immanuel2006
FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

标签： FPGA VHDL 语言编写

上传时间： 2013-11-02

上传用户：nem567397
Xilinx FPGA集成电路的动态老化试验

　　3 FPGA设计流程　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后，内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA 位流数据存于外部存储器中，每次上电自动进行FPGA电路配置加载。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的，主要配置功能信号如下：　　(1)M0、M1、M2：下载配置模式选择; 　　(2)CLK：配置时钟信号; 　　(3)DONE：显示配置状态、控制器件启动;

标签： Xilinx FPGA 集成电路动态老化

上传时间： 2013-11-18

上传用户：oojj
FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)

标签： Xilinx FPGA 全局时钟约束

上传时间： 2013-10-10

上传用户：stampede
IPC介电常数测试方法

IPC介电常数测试方法

标签： IPC 介电常数测试方法

上传时间： 2013-11-15

上传用户：gaoliangncepu
内电层与内电层分割

内电层与内电层分割

标签： 内电层分割

上传时间： 2013-11-22

上传用户：刘江林1420
高频PCB基材介电常数与介电损耗的特性与改性进展

文章针对基板材料的介电常数与介电损耗的关系加以论述，并对它们与外部环境的关系做出相应的阐述，使得在PCB的制造中对各种基板材料进行合理正确的评估和使用。

标签： PCB 高频基材介电常数

上传时间： 2013-11-13

上传用户：royzhangsz