搜索结果
找到约 5,830 项符合
时钟提取 的查询结果
按分类筛选
教程资料 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
VHDL/FPGA/Verilog 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
VHDL/FPGA/Verilog 一种关于高速时钟提取的文章
一种关于高速时钟提取的文章，讲述了锁相环提取时钟的优缺点。
学术论文 基于FPGA的光接收机数据恢复电路
随着信息产业的不断发展,人们对数据传输速率要求越来越高,从而对数据发送端和接收端的性能都提出了更高的要求。接收机的一个重要任务就是在于克服各种非理想因素的干扰下,从接收到的被噪声污染的数据信号中提取同步信息,并进而将数据正确的恢复出来。而数据恢复电路是光纤通信和其他许多类似数字通信领域中不可或缺的关键电 ...
电子大赛 2016年浙江省电子大赛F题
2016年浙江省电子大赛F题
位同步时钟提取电路
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
加密解密 实用c程序:16进制<->10进制互换程序 89C51系列CPU编程器接收CPU程序 HT1380实时时钟驱动程序 单个汉字库字摸提取程序
实用c程序:16进制<->10进制互换程序 89C51系列CPU编程器接收CPU程序 HT1380实时时钟驱动程序 单个汉字库字摸提取程序，tc2.0编译 按键扫描驱动程序
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF