VHDL实现数字时钟
VHDL实现数字时钟,利用数码管和CPLD 设计的计数器实现一个数字时钟,可以显示小时,分钟,秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释...
VHDL实现数字时钟,利用数码管和CPLD 设计的计数器实现一个数字时钟,可以显示小时,分钟,秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释...
电子时钟制作,自已动手吧?如有凝问请发liuhc@163.com...
自己做的时钟,有原码,也有proteus 的模拟...
adhoc 研究时钟同步,很有借鉴意义,值得...
计数时钟芯片代码,实现实时计时,代码可综合,仿真通过,已成功流片,并通过最后的测试。...