此文件是FPGA中数字时钟开发，包括时钟的分拼 ，备品
上传时间： 2013-12-29
上传用户：kr770906
时钟发生器，可以显示分，秒，小时，下到ＦＰＧＡ上验证过，功能基本正常
标签： 时钟发生器
上传时间： 2013-12-18
上传用户：er1219
将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。 将4MHz的访波输入到ccc模块上，输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour，提供时钟信号；用sst模块为整点报时提供控制信号，（当59 50"、52"、54"、56"、58"时，q500输出为”1”，秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能）；用sel模块提供数码管片选信号；用模块bbb将对应数码管信号送出需要的显示信号；用七段译码器dispa模块进行译码。
上传时间： 2014-12-22
上传用户：lps11188
基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位，到1小时59分59秒时，全部清零。同时，开关K1可以在两小时内暂停秒钟计时模块，分钟计时模块和小时计时模块。各模块的VHDL语言描述如下：
上传时间： 2015-08-18
上传用户：aeiouetla
凭借它在手机技术领域的地位、在射频半导体工艺方面的广泛知识，飞思卡尔提供了符合IEEE 802.15.4标准的MC13192射频数据调制解调器。这种功能丰富的双向2.4GHz收发器带有一个数据调制解调器，可在ZigBee™ 技术应用中使用。它还具有一个优化的数字核心，有助于降低MCU处理功率，缩短执行周期。4个定时比较器使用一个性能较低、价格低廉的MCU，从而能够降低成本。广泛的中断维修服务使软件开发更具灵活性。PF IC和MCU之间使用串行外围接口（SPI）连接，从而使用户能够使用飞思卡尔庞大产品系列中的任何一种MCU。连接质量和电源检测可为组网和维护提供必要的数据。MC13192提供的特性包括： ◆ 根据IEEE 802.15.4标准设计，采用ZigBee™ 技术 ◆ 全频谱编码和译码 ◆ 经济高效的CMOS设计几乎不需要外部组件 ◆ 可编程的时钟，供基带MCU使用 ◆ 标准的4线SPI ◆ 扩展的范围性能（使用外部低噪音放大器（LNA）功率放大器） ◆ 可编程的输出功率，通常为0 dB ◆ 超低功耗模式 ◆ 7条GPIO线路
上传时间： 2014-01-13
上传用户：362279997
该数字闹钟包括以下几个组成部分: (1) 显示屏,由6个七段数码管组成,用于显示当前时间(时 分 秒)或设置的闹钟时间 (2) KEY键:用于输入新的时间或新的闹钟时间时,对每位输入数字的确认 (3) TIME(时间)键,用于确定新的时间设置 (4) ALARM(闹钟)键,用于确定新的闹钟时间设置,或显示已设置的闹钟时间 (5) 扬声器,在当前时钟时间与闹钟时间时,发出蜂鸣声.
上传时间： 2013-12-19
上传用户：zyt
目标器件: C8051F02x 编译工具: Silicon Laboratories IDE 程序说明:此程序首先对时钟芯片写入初值，延时后再读取时钟值，并年，月，日，时，分，秒分别显示在LCD屏上。
标签： Laboratories C8051F02x Silicon IDE
上传时间： 2015-10-19
上传用户：JasonC
以AT89C51为控制芯片设计时钟控制，有秒，分、时三个按键可以设定时间！程序时在KEIL下进行设计和编译的，可通过PROTEUS 6.7进行仿真
上传时间： 2015-11-03
上传用户：520
ＨＴ１３８０时钟芯片控制程序，ＨＴ１３８０采用串行传送数据，可记录年，月，日，星期，小时，分和秒．
上传时间： 2014-01-23
上传用户：kbnswdifs
优龙FS2410板的实时时钟源码，可以实现终端显示秒.分.时.日.月.年等实时时间,开发平台为ADS1.2
上传时间： 2015-12-08
上传用户：han_zh
